今天小编分享的科技经验：台积电跃升全球最大封装厂？，欢迎阅读。
如果您希望可以时常见面，欢迎标星收藏哦 ~
提到晶圆代工，台积电绝对是首屈一指的行业 " 领头羊 "。
而如今，随着摩尔定律放缓、AI 浪潮推动，先进封装作为提升芯片性能的关键技术路径，正被进一步推至半导体行业的前沿。
根据 Yole 最新发布的《2024 年先进封装状况》报告，预计 2023-2029 年先进封装市场的复合年增长率将达到 11%，市场规模将扩大至 695 亿美元。
市场潜力之下，前后道头部厂商纷纷抢滩，积极投资先进封装技术。
在这个过程中，我们可以明显观察到，传统封测厂（OSAT）在市场竞争中逐渐处于一定的落后位置，许多原本专注于代工的企业也开始进军先进封装市场，从台积电的 CoWoS，到英特尔的 EMIB，再到三星的 X-Cube，各类 2.5D 与 3D 封装陆续涌现并走向成熟，在封装这片蓝海中，掀起了犹如千帆竞逐的热潮。
其中，台积电逐渐逼近先进封装市场首位。
近日，研究机构 ALETHEIA 断言，台积电不仅是先进制程领头羊，先进封装明年也将起飞，有望成为最大封装服务供应商，堪称半导体产业独一无二的存在。
得益于 Chiplet 架构加速采用，驱动 2.5D/3D 封装技术进展，台积电 2026 年先进封装产能将是 2023 年的十倍，2027 年更会达到 2023 年的 15 倍。
可以预见，如今后摩尔时代，先进封装备受资本与产业瞩目。台积电作为执牛耳者，更是在大力入局先进封装，技术创新、产能迭代异常活跃。
台积电，引领先进封装市场
回顾过去多年发展历程能看到，台积电推出了支持先进封装和开启异构集成新时代的技术战略。
早在 2008 年，台积电便成立集成互连与封装技术整合部门（IIPD）入局先进封装。
彼时，在金融危机的背景和影响下，台积电陷入了经营亏损、被迫减薪裁员的困境。与此同时，28nm 制程工艺环节，研发成本快速提升；台积电同时还面临三星、英特尔、格芯以及联电的强力挑战。
内忧外患下，张忠谋重新出山执掌台积电，同时请回已经退休的蒋尚义掌舵研发，开发先进封装技术进行差异化竞争。
近年来，台积电每年资本开支中约 10% 投入先进封装、测试、光罩等，目前已形成 2.5D 封装 CoWoS、扇出型封装 InFO 和 3D 封装 SoIC 等技术阵列。
笔者在《代工巨头 " 血拼 " 先进封装》一文中曾有过介绍：2011 年，台积电带来了第一个产品—— CoWoS，正是台积电独霸全球先进封装领網域的秘密武器之一。
CoWoS（Chip On Wafer On Substrate）是一种 2.5D 的整合生产技术，由 CoW 和 WoS 组合而来：CoW 就是将芯片堆叠在晶圆上 ( Chip-on-Wafer ) ，而 WoS 就是基板上的晶圆 ( Wafer-on-Substrate ) ，整合成 CoWoS。
台积电 CoWoS 结构示意图
据悉，这是蒋尚义在 2006 年提出的构想。
CoWoS 的核心是将不同的芯片堆叠在同一片硅中介层实现多颗芯片互联。在硅中介层中，台积电使用微凸块（μ Bmps）、硅穿孔（TSV）等技术，代替传统引线键合用于裸片间连接，大大提高了互联密度以及数据传输带宽。
CoWoS 技术实现了提高系统性能、降低功耗、缩小封装尺寸的目标，从而也使台积电在后续的封装技术保持领先。这也是目前火热的 HBM 内存、Chiplet 等主要的封装技术。
根据不同的中介层（interposer），台积电 "CoWoS" 封装技术分为三种类型：
CoWoS_S：使用 Si 衬底作为中介层。该类型是 2011 年开发的第一个 "CoWoS" 技术，在过去，"CoWoS" 是指以硅基板作为中介层的先进封装技术；
CoWoS_R：它使用重新布线层（RDL）作为中介层；
CoWoS_L：它使用小芯片（Chiplet）和 RDL 作为中介层，结合了 CoWoS-S 和 InFO 技术的优点，具有灵活的集成性。
台积电通过早期的技术积累和大量成功案例，CoWoS 封装技术目前已迭代到了第 5 代。
CoWoS 封装技术的路线图
然而，如今火热的 CoWoS 在刚推出时一度处境尴尬。
由于价格昂贵，台积电 CoWoS 封装只得到了 FPGA 大厂赛灵思的订单，这也是台积电先进封装项目组在 2012 年收到的唯一订单。
对此，台积电决定给 CoWoS 做 " 减法 "，开发出了廉价版的 CoWoS 技术，即 InFO 技术。
InFO 封装把 CoWoS 封装中的硅中介层换成了 polyamide film 材料，从而降低了部門成本和封装高度。这两项都是 InFO 技术在移动应用和 HPC 市场成功的重要标准。
得益于 InFO 技术的推出，当年苹果的 iPhone7、iPhone 7Plus 处理器，采用的便是 InFO 封装技术。这也成为台积电后来能独占苹果 A 系列处理器订单的关键因素。
而真正引爆 CoWoS 封装的产品是 AI 芯片。2016 年，英伟达推出首款采用 CoWoS 封装的 GPU 芯片 GP100，为全球 AI 热潮拉开序幕；2017 年 Google、英特尔产品相继交由台积电代工，采用 CoWoS 封装。
至此，因成本高昂而坐冷板凳多年的 CoWoS 技术迎来新局面，产能也相继扩充。
此外，台积电还公布了创新的系统整合单芯片多芯片 3D 堆叠技术—— SoIC。
SoIC 是一种基于台积电的 CoWoS 与多晶圆堆叠 ( WoW ) 封装技术开发的新一代多芯片堆叠技术，这两种方案在混合和匹配不同的芯片功能、尺寸和技术节点时提供了出色的设计灵活性。
SoIC 的推出也标志着台积电已具备直接为客户生产 3D IC 的能力。相较 2.5D 封装方案，SoIC 的凸块密度更高，传输速度更快，功耗更低。
2020 年，台积电宣布将其 2.5D 和 3D 封装产品合并为一个全面的品牌 3DFabric，进一步将制程工艺和封装技术深度整合，以加强竞争力。
为了使所有这些封装技术在整个生态系统中发挥作用，台积电在 2022 年成立了 3DFabric 联盟，与包含 EDA、IP、DCA/VCA、内存、OSAT、基板、测试 7 个环节的头部企业开展合作，旨在将其自有的封装技术标准化，以便提前抢占未来市场的主导地位。该组织还推动整个 3Dfabric 堆栈的工具、流程、IP 和互操作性的 3DIC 开发。
台积电先进封装技术，持续更新
在前不久的北美技术研讨会上，台积电详细介绍了其半导体和芯片封装技术的未来路线图。
CoWoS 技术迭代趋势
首先是 CoWoS 封装技术，当前的 CoWoS 迭代支持中介层（硅基层）的尺寸高达光刻中使用的典型光掩模的 3.3 倍。预计到 2026 年，台积电的 "CoWoS_L" 将使其尺寸增加到大约 5.5 倍的掩模尺寸，为更大的逻辑芯片和多达 12 个 HBM 内存堆栈留出空间。而仅仅一年后的 2027 年，CoWoS 将扩展到 8 倍掩模版尺寸甚至更大。
在近日的专题演讲上，台积电高效能封装整合处处长侯上勇表示，作为能满足所有条件的最佳解决方案，台积电的先进封装重点会从 CoWoS-S 逐步转移至 CoWoS-L，并称 CoWoS-L 是未来蓝图关键技术。
由于顶部晶片（Top Die）成本非常高，CoWoS-L 是比 CoWoS-R、CoWoS-S 更能满足所有条件的最佳解决方案，且因为具有灵活性，可在其中介层实现异质整合，会有其专精的尺寸与功能。CoWoS-L 可兼容于各式各样的高效能顶级芯片，例如先进逻辑、SoIC 和 HBM。
SoIC 演进路线图
针对 SoIC-X（无凸块）封装技术，台积电预计，到 2027 年，SoIC-X 技术将从目前的 9 μ m 凸块间距一路缩小到 3 μ m 间距，将 A16 和 N2 芯片组合堆叠在一起，改进的混合键合技术旨在让台积电的大型 HPC 客户（AMD、博通、英特尔、NVIDIA 等）能够为要求苛刻的应用构建大型、超密集的分解式处理器设计，大大提高组装芯片的带宽密度和产品性能。
此外，除了针对需要极高性能的设备开发无凸块 SoIC-X 封装技术外，台积电还将在不久的将来推出凸块 SoIC-P 封装工艺。SoIC-P 专为更便宜的低性能应用而设计，这些应用仍需要 3D 堆叠，但不需要无凸块铜对铜 TSV 连接带来的额外性能和复杂性。这种封装技术将使更广泛的公司能够利用 SoIC，虽然台积电不能代表其客户的计划，但更便宜的技术版本可能会使其适用于更注重成本的消费者应用。
根据台积电目前的计划，2025 年将提供正面对背面 ( F2B ) 凸块 SoIC-P 技术，该技术能够将 0.2 光罩大小的 N3（3 纳米级）顶部芯片与 N4（4 纳米级）底部芯片配对，并使用 25 μ m 间距微凸块 ( µ bump ) 进行连接。2027 年，台积电将推出正面对背面 ( F2F ) 凸块 SoIC-P 技术，该技术能够将 N2 顶部芯片放置在间距为 16 μ m 的 N3 底部芯片上。
为了让 SoIC 在芯片开发商中更受欢迎、更容易获得，还有很多工作要做，包括继续改进其芯片到芯片接口。但台积电似乎对行业采用 SoIC 非常乐观，预计到 2026-2027 年将发布约 30 种 SoIC 设计。
台积电强调，3D IC 是将 AI 芯片存储器与逻辑芯片集成的关键方法。预估 2030 年全球半导体市场将成为万亿产业，其中 HPC 与 AI 为关键驱动力，占比达 40%，这也让 AI 芯片成为 3D IC 封装的关键驱动力。
光电封装，台积电的下一个目标
在大力发展传统电封装的时候，光也成为了台积电的关注点。
在今年的技术研讨会上，台积电还透露了 "3D Optical Engine" 战略，旨在将闪电般快速的光学互连集成到其客户设计中。随着带宽需求的激增，铜线逐渐无法满足前沿数据中心和 HPC 工作负载的需求，利用集成硅光子学的光学链路可提供更高的吞吐量和更低的功耗。
据了解，台积电正在开发紧凑型通用光子引擎 ( COUP ) 技术，以支持 AI 热潮带来的数据传输爆炸式增长。COUPE 使用 SoIC-X 芯片堆叠技术将电子芯片堆叠在光子芯片之上，从而在芯片间接口处提供最低阻抗，并且比传统堆叠方法具有更高的能效。
台积电计划在 2025 年使 COUPE 获得小型可插拔器件的认证，随后在 2026 年将其作为共封装光学器件（CPO）集成到 CoWoS 封装中，将光学连接直接引入封装中。
从其路线规划图中能看到，台积电第一代产品以 1.6Tbps 的速度插入标准光纤端口，是目前高端以太网的两倍；第二代产品通过将 COUPE 与处理器一起集成到台积电的 CoWoS 封装中，将速度提升至 6.4Tbps；路线图的最终成果是 CoWoS"COUPE 中介层 " 设计，其光纤带宽达到惊人的 12.8Tbps。
目前，光学元件、硅光子元件还在比较初期的百花齐放阶段，随着 AI 时代需要的巨量运算、数据传输大量需求，耗能成为重要议题，硅光子元件的导入成为数据中心重要趋势。
此外，台积电还正在推进扇出式面板级封装（FOPLP）工艺，目前已经成立了专门的研发团队和生产线，只是目前仍处于起步阶段，相关成果可能会在 3 年内问世。魏哲家还表示未来英伟达和 AMD 等 HPC 客户可能会采用下一代先进封装技术，用玻璃基板取代现有材料。
总的来看，台积电正在加码进军先进封测领網域，其中一个关键原因在于希望能延伸自己的先进制程技术，通过制造高阶 CPU、GPU、FPGA 芯片，并提供相应的封测流程，提供完整的 " 制造 + 封测 " 解决方案。
正如台积电董事长兼总裁魏哲家提出的 " 晶圆代工 2.0" 概念，即不仅包括传统的晶圆制造，还涵盖了封装、测试、光罩制作等环节，以及 IDM（不包括存储芯片）。晶圆代工的界线逐渐模糊，因此扩大了定义。但台积电将专注于最先进后段封测技术，以帮助客户制造前瞻性产品。
先进封装产能供不应求，
台积电加速扩产
随着 AI 需求全面引爆，台积电 CoWoS 产能自 2023 年起面临持续紧缺。台积电总裁魏哲家今年 7 月表示 CoWoS 需求 " 非常强劲 "，为应对强劲的客户需求，台积电正火速扩充先进封装产能。台积电将在 2024 年和 2025 年均实现产能至少翻倍，目标是在 2025 至 2026 年间实现供需的基本平衡，并计划在未来几年内继续加大投入，以确保产能的进一步扩充来满足市场需求。
业界预计，今年底台积电 CoWoS 月产能上看 4.5 万 ~5 万片，较 2023 年的 1.5 万片呈现倍数增长，2025 年底 CoWoS 月产能更将攀上 5 万片新高峰。
目前台积电共有五座先进封测厂，分别位于竹科、中科、南科、龙潭与竹南。其中竹南的 AP6 于 2023 年 6 月正式启用，为台积电首座实现 3D Fabric 整合前段至后段制程以及测试的全自动化工厂，经过了一年的运营，已成为中国台湾最大的 CoWoS 封装基地。
这一扩产计划不仅体现在产能的翻倍上，还涉及多个新工厂的投入使用。2023 年 8 月，台积电斥资 171.4 亿新台币购买了群创南科 4 厂（AP8 厂区），预计明年下半年投产。该厂房预计未来的封装产能将是台积电竹南先进封装厂的 9 倍，供应链认为未来先进制程的晶圆代工、扇出型封装以及 3D IC 等产线都有可能会进驻。台积电此次收购群创南科 4 厂，主要是为了避免冗长的环评步骤，预计只需进行厂内改装，便可于明年正式投入生产。
除此之外，台积电还在嘉义科学园区建设 2 座 CoWoS 先进封装厂，规划中的两座封装厂预计在 2028 年开始量产，主要以系统整合单芯片 ( SoIC ) 为主。
值得一提的是，台积电不仅在台湾扩产，还在全球范围内寻找合适的建厂地点，甚至考虑在日本和美国建设先进封装厂。
近日有消息披露，台积电和芯片封装公司 Amkor 宣布，两家公司已签署了一份谅解备忘录，将在美国亚利桑那州合作进行芯片生产、封装和测试。台积电将利用这些服务来支持其客户，特别是那些使用台积电在凤凰城先进晶圆制造设施的客户。
此外，台积电还将与委外 OSAT 持续合作布局先进封装，以满足客户需求。
与此同时，CoWoS 并不是台积电希望快速扩大产能的唯一先进封装技术生产线。该公司还拥有集成芯片系统 ( SoIC ) 3D 堆叠技术，该技术的采用率有望在未来几年内不断增长。为了满足对其 SoIC 封装方法的需求，台积电将在 2026 年底之前以 100% 的复合年增长率扩大 SoIC 产能。
该产能计划从 2023 年底的约 2000 片月产能，在 2024 年底跃升至 4000-5000 片，并有望在 2025 年突破 8000 片，2026 年再翻倍。由于大厂全数包下产能，台积电相关产能利用率将维持高級水平。
目前台积电 SoIC 技术已在竹南六厂（AP6）进入量产阶段，台积电还规划在嘉义先进封测七厂（AP7）分阶段扩建，不仅包括 CoWoS 技术，也涵盖 SoIC。
上述一系列举动背后，体现出台积电积极应对市场需求的决心和策略。
从市场角度来看，台积电的新动作预示着它在全球半导体产业链中的重要性。随着技术的不断演进，竞争对手如三星、英特尔等也在加大对先进封装技术的投资。这使得台积电必须不断创新，以保持市场的领先地位。通过对新工厂的布局，台积电可以快速提高市场份额，特别是在当前对高性能芯片需求激增的趋势下。
台积电的两把 " 利剑 "
后摩尔时代，先进封装获重视，芯片封装测试随着半导体产业发展重要性日渐提升。
Yole 强调，先进封装供应链正在经历显著转型。OSAT 正在扩大其测试能力，而纯测试公司正在投资封装和组装。代工厂正在进入封装领網域，对传统 OSAT 构成竞争威胁。来自不同背景的参与者正在进入市场。
不同商业模式的企业都在同一个高端封装市场空间展开竞争。但是不同业态的厂商，在封装业务方面投入的资源也有所不同，技术发展路线也存在差异。
针对代工厂来讲，由于 2.5D/3D 封装技术中涉及前道工序的延续，晶圆代工厂对前道制程非常了解，对整体布线的架构有更深刻的理解，走的是芯片制造 + 封装高度融合的路线。因此，在高密度的先进封装方面，Foundry 比传统 OSAT 厂更具优势。
回顾台积电的迅速布局与目标，台积电的集成商业模式，结合前端制造与先进封装能力，正在成为行业的基准，将直接影响未来的市场格局。
ALETHEIA 估计，台积电 2026 年来自封装事业的营收将会达到惊人的 250 亿美元，不只比 2023 年成长 3.5～4 倍，更超越所有成熟制程的总和，并与 4、5 纳米制程规模旗鼓相当，届时将贡献全年营收近 2 成比重。若进一步将台积电针对先进制程与 CoWoS 涨价考虑进来，台积电 2026 年营收上看 1400 亿美元，足足是 2023 年的 2 倍，获利部分更是 2023 年的近 2.5 倍。
再就半导体晶圆代工产业来看，目前完全没看到 AI 减速的迹象，反而在 2/3/5 纳米制程昂扬趋势与 CoWoS 扩产带动下，对台积电后市依然乐观。
正如文章开头所言：" 台积电不仅是先进制程领头羊，先进封装明年也将起飞，有望成为最大封装服务供应商，堪称半导体产业独一无二的存在。"
