今天小编分享的科技经验：被一则新闻“吓倒”的设备公司，欢迎阅读。
如果您希望可以时常见面，欢迎标星收藏哦 ~
混合键合，这一备受期待的高级互联技术，似乎出现了新变故。
混合键合（Hybrid Bonding），主要用于在芯片的垂直堆叠中实现互连，在 2.5D 和 3D 封装领網域颇受欢迎。它最大的特点是无凸块，结合了金属键合和非导电粘合剂（通常是氧化物或聚合物）的方法，能够在微观尺度上实现芯片间的直接电连接，同时提供优异的电气性能和热管理能力。
对混合键合呼声最高的非 HBM（高带宽存储）芯片莫属。这两年，随着生成式 AI 技术的迅速崛起，HBM 和 AI 芯片的发展势如破竹。为了迎合市场需求，存储制造商加速了 HBM 芯片的研发，混合键合一度成为实现下一代 HBM（HBM4）中的重要技术。
然而近日行业的风向似乎发生了一些转变，混合键合，是 3D 封装的未来？还是昙花一现？
下一代 HBM 弃用混合键合？
在下一代的 HBM 芯片规划中，两大重量级玩家 SK 海力士（55% 的市占）和三星（41%），此前正在 HBM4 中积极推进 " 混合键合 " 新工艺的开发。
为何要采用混合键合？在此之前，让我们先来了解下 HBM 的标准发展情况。自 2013 年 10 月开始，JEDEC 开始发布 HBM 的标准，至今已经发布了 5 代 HBM 标准和产品，分别是 HBM、HBM2、HBM2E、HBM3、HBM3E。如下图所示，每一代 HBM 标准都主要围绕着提供更高的带宽和容量来制定，当然还有更低的功耗等其他功能。
（来源：Rambus）
要实现下一代更高容量和更高带宽的 HBM，HBM 中的 DRAM 就需要不断 " 盖楼 "，也就是要堆叠更多的 DRAM 层。第六代 HBM4 预计于 2026 年量产。目前 HBM3 堆叠了 12 层，HBM4 堆叠的数量可能高达 16 层，多了 4 层。随着层数变高，会出现翘曲和发热等因素，但最大的挑战是必须满足当下 HBM 芯片的标准厚度—— 720 微米（μ m）。
如何解决呢？一种方式是基于现有的互联技术，将每个 DRAM 层磨薄，但这不能保证其可靠性；另外一种方式是 DRAM 层与层之间从互联的填充物方面下手，考虑去掉内部的凸块。
现在的 HBM 内部通过 TSV+ 填充物的方式来连接 DRAM 层。三星和 SK 海力士的方法有所差别：三星采用 TC 焊接法，即在 DRAM 之间夹上一层不导电的粘合剂薄膜 ( NCF ) ，然后进行热压；SK 海力士采用 MR-MUF（大规模回流注塑填充）技术，对整个 HBM 进行加热和焊接，然后在芯片之间放置液态保护材料以填充缝隙。这些填充物在其中占据了一定的厚度，因此厂商们开始考虑去掉这些填充物，改用混合键合的方式。如前文所述，混合键合可以直接实现芯片和晶圆之间的互联，由于不使用凸块，因此有利于减小封装厚度。
混合键合的概念图。展示了如何通过去除现有键合中芯片之间的凸块来减少整体封装厚度（左）（来源：XPERI）
混合键合的优势主要有三大方面：
更短的互联距离：不仅不需要用引线互联互通，也无需用 TSV 穿过整个 CMOS 层，仅仅通过连接后道的铜触点就可以实现互联；
更高的互联密度：铜触点的面积非常小，相比直径百微米的锡球和 TSV，混合键合工艺中的铜触点的 pitch size 甚至都不足 10 微米，无疑可以实现更高的互联密度；
更低的成本：毫无疑问，针对每颗 Die 单独进行互联需要更多的时间，通过晶圆键合可以实现大面积高密度的互联，对产能的提升的贡献是飞跃性的！自然，生产成本也可以得以降低。
SK 海力士和三星都对混合键合技术进行了不少研究。例如，SK 海力士在 IEDM 2023 上，就透露了其已确保 HBM 制造中使用的混合键合工艺的可靠性。从公开信息来看，SK 海力士预计将在 2025 至 2026 年间实现其混合键合技术的商业化。
就在大家以为混合键合将成为 HBM4 的基本技术时，一则消息可能会改变这个发展趋势。据 zdnet 报道，制定 HBM4 标准的标准化组织 JEDEC 目前正在商榷打算放宽 HBM4 的封装厚度，由 720 微米放宽到 775 微米。如果是按照这个厚度标准，有业内消息称，利用现有的键合技术就可以充分实现 16 层 HBM4。
据悉，制定标准的实体包括存储器供应商以及无晶圆厂公司，它们是 HBM 的实际客户。据称，三星电子、SK 海力士、美光三大内存公司从供应商的角度坚持 775 微米。但由于部分参会企业表达了不同意见，第一轮磋商最终没有得出明确结论。目前，业界正在等待第二次咨询。
不过，围绕 HBM4 的封装生态系统的方向很可能将根据该協定的方向来确定。
混合键合的商用不是易事。相比传统互联技术，混合键合的工艺流程更加复杂，增加了一些未使用过的技术，如混合键合工艺涉及在真空室中将等离子体辐射到 DRAM 芯片以激活接合处的表面。这是现有封装工艺中尚未使用的技术。而且，混合键合技术尚处于起步阶段，产业链配套能力不足，相关设备和材料的成本较高，最终导致混合键合技术很昂贵。
因此，在满足所有客户要求的情况下，内存制造商希望尽可能避免在 HBM4 中引入混合键合。
这家混合键合设备公司遭殃了
而这则新闻，对于早期投入混合键合设备的供应商 Besi 产生了重大的影响。从 3 月 7 日到 3 月 12 日，Besi 的股价一路下跌，跌去了大约 23%。成立于 1995 年 5 月的 BE Semiconductor Industries NV（Besi），是一家荷兰半导体设备公司。这家荷兰设备制造商因为所生产的混合键合设备，搭上了 AI 顺风车，获得了市场和投资者的关注。整个 2023 年，Besi 的股价大涨了 141%（从 2022 年的 56.56 欧元，到 2023 年末的 136.45 欧元），使 Besi 成为欧洲科技行业估值最高的公司之一。
台积电是 Besi 的老客户，两家公司在键合机领網域已经合作了 8 年多。2021 年，在新冠危机期间的半导体热潮中，Besi 宣布英特尔和台积电均承诺采购 50 台混合键合机。也是在这之后的 2 年里，Besi 的营收大幅上涨，2021 年期营收达到 7.49 亿欧元，同比大增 73%。
Besi 过去 5 年的收入和毛利率趋势
（来源：Besi 财报）
2023 年受到市场不景气的影响，其营收有所下滑，但是其财报指出，该公司在光子学、混合键合和 2.5D 逻辑 / 内存应用领網域实现强劲增长。2023 年与上一年相比，该公司的订单量大约增加了一倍。其中比较亮眼的是，Besi 第四季度 1.66 亿欧元的订单中约有一半是新型混合键合机。
Besi 还在其 2023 年财报中指出，混合键合技术的采用日益增加，具体表现在：设备安装基数增至 40 台设备并且在多条生产线上安装了几套系统。客户数量增加。与 2022 年相比，订单量和年终库存量翻倍。收到 HBM 产品的首批订单。为晶圆首次交付了 TCB 芯片。为 2.5D HBM/ 逻辑设备首次运送翻转芯片系统。
Besi 还与应用材料在混合键合领網域也有着密切的合作。2020 年 10 月，Besi 和应用材料公司签署了一份联合开发協定，两家在新加坡建立了一个中心来开发业界首个集成的基于晶片的混合键合设备解决方案。完整的基于芯片的混合键合设备解决方案需要广泛的半导体制造技术以及高速和极其精确的小芯片贴装技术。应用材料在刻蚀、化学气相沉积 ( CVD ) 、物理气相沉积 ( PVD ) 、铜电镀、化学机械平坦化 ( CMP ) 和过程控制中的知识可以帮助到 Besi 来开发混合键合新设备。
Besi 公司高级封装互连技术的路线图
Datacon 8800 CHAMEO ultra plus 是 Besi 的芯片到晶圆键合机。这是第一台大批量芯片到晶圆混合键合机，自 2022 年开始生产。2023 年，Besi 正在开发下一代 100 纳米精度的混合键合系统。
Datacon 8800 CHAMEO
股市的波动反映了其脆弱性。如果 HBM4 标准确实放宽了厚度，那么市场对 Besi 及其混合键合设备的需求可能会大幅下降或延期采购（可能要到 2026 年之后才会采用该技术）。Besi 在混合键合技术研发方面投入了大量资金，2023 年，Besi 总研发支出达到 6390 万欧元，占总收入的 11.0%，与 2019 年相比增长了 66%。如果该技术无法得到广泛应用，这些研发投入将可能成为沉没成本。
Besi 最近 3 年研发支出情况
混合键合，仍然是大势所趋！
尽管面临着诸多挑战，混合键合技术仍是未来芯片互联技术的发展方向之一。目前，混合键合已经成功用于商业生产数据中心和其他高性能计算应用的高端逻辑设备。
AMD 是第一家推出采用铜混合键合芯片的供应商。在 AMD Ryzen 7 5800x 的小芯片设计中，就采用了台积电的混合键合技术 SoIC，将 7nm 64MB SRAM 堆叠并键合到 7nm 处理器上，使内存密度增加了两倍。
来源：Besi
Meta 在 2024 IEEE 国际固态电路会议 ( ISSCC ) 介绍了其最新的 AR 处理器，这是一个 3D 堆叠芯片，其中就使用了混合键合工艺。原型芯片是两个尺寸相同的 IC：4.1 x 3.7 毫米，每个硅片上都具有逻辑和存储器，它们面对面晶圆对晶圆混合键合的工艺键合在一起。据其称，该 3D 芯片可以同时跟踪两只手，功耗比单个芯片仅跟踪一只手的功耗少 40%。更重要的是，速度提高了 40%。
Meta 的 AR 处理器原型芯片
混合键合的潜在应用还有很多，Yole 指出，芯片到晶圆混合键合技术即将渗透到伺服器、数据中心以及未来的移动应用处理器（APUs）系统中。Besi 也表示，混合键合有潜力在未来十年成为 3 纳米以下器件的领先组装解决方案。预计存储领網域未来贡献混合键合设备明显增量，保守预计 2026 年需求量超过 200 台。
混合键合的潜在市场应用
（来源：Besi）
目前，全球最大的晶圆厂商们正在评估其在未来封装路线图中的采用。台积电、英特尔和三星都是混合键合技术的拥护者。具体来看，台积电是迄今为止唯一一家将混合键合商业化的芯片公司。三星已经在天安园区封装生产基地建设混合键合产线，预计将用于 X-Cube 和 SAINT 等下一代封装解决方案。英特尔计划将这一技术应用于其 3D 封装技术 Foveros Direct，其中值得一提的是，英特尔正在发展背面供电（PowerVia）技术，其中晶圆间键合是关键步骤。
Besi 预估，混合键合市场的规模处于其预估市场大小的中点。预计最大的半导体生产商将在未来五年内采用此技术，之后 OSAT 厂商也会进一步采用。混合键合设备的平均售价将显著高于目前最先进的 Flip chip（倒装芯片）或 TCB 键合系统。据 Besi 估计，每台键合设备的成本在 200 万至 250 万欧元之间。
从国内情况来看，多家设备制造商正积极进入混合键合领網域。据了解，拓荆科技的晶圆对晶圆键合产品（Dione300）已实现产业化应用，芯片对晶圆键合表面预处理产品（Pollux）已出货至客户端验证。芯源微的临时键合机、解键合机已实现国内多家客户订单导入。华卓清科的 UP HBS300 晶圆级键合机对标的是国际厂商 EVG。另外，去年 12 月完成新一轮超亿元融资的国产设备厂商芯睿科技，主攻半导体晶圆键合设备，目前 wafer to wafer 的混合键合研发已经在进行当中。国内厂商在混合键合领網域的快速发展，将为我国半导体产业的更新提供有力支撑。
总体来看，晶圆间混合键合已成为一种很有前景的 3D 集成技术，可实现不断增加的 I/O 密度以及功能芯片之间更高效的连接。随着技术的不断进步和产业链的完善，混合键合技术有望在更多领網域得到应用，国内设备厂商也将迎来更大的发展机遇。
点这里加关注，锁定更多原创内容
>
