今天小编分享的科技经验：为加强RISC-V研发，MIPS挖了SiFive的墙角！，欢迎阅读。
1 月 5 日消息，芯片设计厂商 MIPS 近日通过官网宣布，已聘请了知名 RISC-V 技术厂商 SiFive 的两名前高管，Drew Barbier 担任公司产品副总裁，Brad Burgess 被任命为公司首席架构师，以推动其基于 RISC-V 指令集架构的 eVocore 系列内核 IP 的开发工作。
据介绍，Barbier 先生拥有 15 年以上的半导体和 IP 产品经验，此前曾在 SiFive 担任产品管理高级总监六年多。在加入 SiFive 之前，Barbier 先生曾在 Faraday Technology Corporation、Arm 和 Analog Devices 等公司担任技术和产品管理职务。作为新任产品副总裁，Barbier 先生将监督并进一步推动 MIPS 的产品路线图，因为该公司将继续扩大其在汽车、云和嵌入式市场的业务。
Burgess 先生为 MIPS 带来了三十多年的半导体和 RISC-V 行业经验，以及广泛的设计和 CPU 架构背景。在加入公司之前，Burgess 先生担任 SiFive 的首席 CPU 架构师。随着时间的推移，他已经交付了许多采用多种指令集的大批量产品，包括 RISC-V、ARM、68K、PowerPC 和 x86。作为 MIPS 的首席架构师，Burgess 先生将负责 MIPS 所有新的关键路线图产品设计的技术架构和开发。
MIPS 首席执行官 Sameer Wasson 表示：" 我很高兴 Drew 和 Brad 在 MIPS 发展历程的关键时刻加入我们的团队，我们正为公司踏上新的道路。" " 鉴于 Drew 和 Brad 在半导体 IP 领網域的良好记录以及最近重点关注的 RISC-V，我对他们帮助推动 IP 创新和渗透新市场的能力充满信心。"
值得一提的是，作为 RISC-V 行业的知名厂商，SiFive 在 2023 年 10 月进行了大幅业务重组，裁员了约 20% 的员工，约 140 名的员工受影响，其中被裁的员工大部分是工程师，还有一些销售和产品人员。
MIPS 首席执行官 Sameer Wasson 本人也是在 2023 年 9 月才被任命为为 MIPS 的首席执行官，其在加入 MIPS 之前曾在德州仪器 ( TI ) 工作 18 年，并担任处理器业务部门副总裁。
成立四十年，MIPS 奋力转向 RISC-V
今年是 MIPS 公司成立四十周年，作为 MIPS 指令集架构的创始者，现在它已经放弃了 MIPS 架构，转型为一家 RISC-V CPU IP 设计公司。
作为 RISC 架构的领导者之一，斯坦福大学教授 Hennessy 在 1981 年就开始带领团队研发出第一个 MIPS 架构处理器。1984 年 Hennessy 离开斯坦福大学创立 MIPS。之后，MIPS 陆续推出了多代非常成功的商用产品，比如销量超百万的 R3000、销量过亿的 R3000A。MIPS 的处理器也获得了爱普生、DEC、东芝等众多头部计算机厂商，以及路由器大厂 Cisco 都有采用。
随后多年，MIPS 在经过 Silicon Graphics、Imagination Technologies、Tallwood Venture Capital 的几经转手之后，日渐式微。2018 年 6 月，人工智能芯片初创企业 Wave Computing 从 Tallwood Venture Capital 手中正式收购 MIPS。2018 年 12 月 18 日宣布，Wave Computing 宣布 MIPS 将在 2019 年第一季度发布最新的 core R6 时开源，此举旨在加速 MIPS 指令集架构的普及。希望帮助已逐渐边缘化的 MIPS 指令集架构重回正轨。而彼时开源的 RISC-V 架构也开始逐步受到市场的热捧。
2019 年底，Wave Computing 向注册 MIPS Open 用户发邮件表示：" 很遗憾地宣布关闭 MIPS 开放计划，自 2019 年 11 月 14 号起生效。Wave 将不再提供包括 MIPS 开放组件的免费下载，包括 MIPS 架构、核心、工具、IDE、模拟器、FPGA 包和 / 或任何与之相关的軟體代码或计算机硬體。" 至此，MIPS 的短暂开源正式结束。此举也进一步打击了开发者对于 MIPS 的积极性。
更令人意外的是，MIPS 的母公司 Wave Computing 在更名为 MIPS 之后，在 2021 年初竟然宣布今后将不再设计 MIPS 处理器，而是转向 RISC-V 处理器的开发。该公司声明解释称：" 展望未来，重组后的业务将被称为 MIPS，这反映了该公司的战略重点是最初由 MIPS 开发的具有突破性的基于 RISC 的处理器体系结构。MIPS 正在开发一种基于业界领先标准的第 8 代架构，该架构将基于开源 RISC-V 处理器标准。"
根据 MIPS 官网的介绍，其正在基于 MIPS ISA 的创新基础上进行 RISC-V 设计。由于 RISC-V ISA 与前几代 MIPS ISA 之间有许多相似之处，因此可以为其新的 eVocore 系列产品带来数十年的开发经验。并且，由于 RISC-V ISA 允许公司以用户定义指令 ( UDI ) 的形式添加自定义功能，因此可以在 RISC-V 设计中利用 MIPS 成熟且强大的功能 – 所有这些功能都与现成的完全兼容 RISC-V 开发工具和軟體库。新的 eVocore IP 核为特权硬體虚拟化、用户定义的自定义扩展、多线程、SIMD、混合调试、功能安全等提供支持。
现在，MIPS 已经推出了两款 RISC-V CPU IP：面向高性能应用的 eVocore P8700 和面向高能效应用的 eVocore I8500，
据介绍，eVocore P8700 可以将深度流水线（pipeline）与多问题无序 ( OoO ) 执行和多线程相结合，以提供出色的计算吞吐量。它的单线程性能高于目前其他 RISC-V CPU IP 产品的性能，并且可以扩展到 64 个集群、512 个内核和 1,024 个 HART/ Threads。eVocore P8700 已于 2022 年第四季度上市。
eVocore I8500 是基于顺序执行系统，每个内核都结合了多线程和高效的三重问题流水线，可以带来出色的计算吞吐量。该解决方案可扩展至 64 个集群、512 个核心和 2,048 个 HART/Threads。
虽然，目前尚不清楚有哪些厂商有采用 MIPS 的 RISC-V IP 内核。但是，从 MIPS 乘着 RISC-V 市场技术领导厂商 SiFive 业务重组之际挖来对方的两员大将，也反应了 MIPS 对于全力投入 RISC-V 的持续努力。
编辑：芯智讯 - 浪客剑
