今天小编分享的互联网经验：打破国际大厂芯片先进封装垄断，杭州团队获数亿元融资，欢迎阅读。
文 | 林晴晴
编辑 | 袁斯来
36 氪获悉，近日，晶圆级扇出型先进封装及 Chiplet integration 方案供应商「晶通科技」二期项目获数亿元融资。本轮融资由力合资本、达安基金、安吉两山国控和辰隆集团联合投资，资金将主要用于生产基地二期封装产线扩建、研发及市场投入。独木资本继续担任独家财务顾问。
「晶通科技」是一家专注于晶圆级扇出型先进封装技术的 Chiplet 方案提供商，通过自主研发的 "FOSIP 高密度晶圆级扇出型 " 与 "Chiplet Integration 小芯片系统集成 " 两大方案，以 "MST Fobic" 技术实现亚微米线宽的高密度互连及多芯片三维堆叠，主要服务于高性能计算、移动终端和自动驾驶等领網域的芯片封装，助力国内人工智能产业的崛起。
当前全球半导体先进封装市场保持快速增长，Yole 数据显示，2023 年扇出型封装市场规模为 27.38 亿美元，预计到 2028 年将以 12.5% 的年复合增长率增至 38 亿美元，其中超高密度扇出封装细分领網域增速最快（年复合增长率 30%）；而全球 Chiplet 市场规模将由 2023 年的 31 亿美元增长至 2033 年的 1070 亿美元，CAGR 约 42.5%。市场驱动力来自 5G 通信、AI 芯片和自动驾驶对高算力芯片的需求，传统封装技术难以满足 14 纳米及以下制程芯片的高密度集成要求。
「晶通科技」总经理蒋振雷指出，" 当前超高密度扇出封装和小芯片集成封装 90% 以上的市场份额被台积电、三星等国际大厂把控。大陆在整体工艺及生产能力上都还落后一段距离。
基于此，「晶通科技」通过自主研发的 "FOSIP 晶圆级扇出型 " 与 "Chiplet Integration 小芯片系统集成 " 双技术路径布局市场。其中，FOSIP 晶圆级扇出型先进封装北制程技术对标国际头部 FO 大厂方案，可实现三维堆叠，内部互联密度可达 2-5 微米线宽。而晶通嵌入式硅桥的小芯片集成技术内部互联密度可达 0.5 微米以下。晶通目前已跟手机、医疗、影像处理、边缘计算等多个领網域的客户进行了方案对接和工程验证。
蒋振雷介绍，" 晶通的‘ bridge die+FO ’技术 , 即 'MST Fobic' 技术通过将硅桥取代互联中介层，并将高密度 RDL 重布线层替代 ABF 基板层，封装厚度大幅减小，该方案比 CoWoS 方案成本降低至少 30%。更重要的是，晶通封装方案既能满足手机电腦或平板以及各种 AI 终端的 SoC、处理器、算力芯片、端侧 AI 伺服器的薄型化需求，又满足了 AI 芯片内部的高密度互联、高带宽、高通讯速率的需求，这是国内目前独有的技术能力。目前晶通正在做量产前的最后准备。"
36 氪了解到， 「晶通科技」的扬州生产基地当前月产能为 bumping/wlcsp/ewlb 的 1 万片左右，或 Fosip/Fobic2000-3000 片高阶产能，客户覆盖手机、GPU 及 AI 芯片等领網域诸多知名客户。
技术层面，公司已构建从设计仿真、中介层加工到封装测试的全流程能力，掌握包括 "Chiplet Integration 小芯片系统集成 " 工艺在内的 90 余项专利。
现阶段，「晶通科技」正推进封装设备和材料的国产化验证，目标计划通过二期产能扩建将月产能逐步提升至目前的 8-10 倍，同时实现 MST Fobic 技术的大规模量产。
蒋振雷认为，" 未来三年将是 Chiplet 技术爆发期，特别是大模型推理芯片和自动驾驶網域控制器，对晶圆级封装的需求增速会超过 40%。随着 3nm 以下制程逼近物理极限，先进封装在半导体产业链的价值占比将从现在的 15% 提升到 25% 以上，这个視窗期最多只有五年。"
「晶通科技」团队核心成员来自应用材料、苹果、Intel 和日月光等集成电路领網域全球头部的制造及封装公司，技术顾问严晓浪为浙江大学微电子学科带头人，研发副总王新曾在国外大厂有十多年高端 fan out 和 Chiplet 封装研发项目经验，总经理蒋振雷拥有 16 年封装行业创业经验，生产团队主要来自华天科技、通富微电等国内封装大厂。
投资方观点：
达安基金合伙人戴韵秋表示：扇出型封装是异构集成的核心驱动力，将重塑半导体产业链价值分配。随着台积电的 InFO（集成扇出型封装）技术被苹果、英伟达等巨头采用，其资本开支向先进封装倾斜，封装环节在半导体价值链中的占比提升。扇出型封装传统上聚焦高端市场（如智能手机 APU、伺服器 GPU），但其降维打击潜力正在显现。晶通科技在 AI 算力爆发周期中占据关键卡位，其硅桥方案有望切入国产 " 英伟达 ""AMD" 供应链。晶通科技凭借自主可控的专利技术成为国产替代关键力量，其聚焦高端扇出型封装细分市场，通过 "Chiplet+ 扇出 " 集成方案形成差异化优势。我们相信，在中美竞争背景下，晶通科技凭借其技术突破，跻身扇出型封装领網域全球第一梯队指日可待。
力合资本合伙人唐越表示：随着半导体制程发展面临瓶颈，以及美国对我国 14nm 以上制程的限制，先进封装技术和 Chiplet 架构成为行业发展的必然趋势。其中，Fan-out 技术作为先进封装领網域主流技术之一，也为 Chiplet 集成方案提供了重要的平台基础。在 Chiplet 封装领網域，台积电的 CoWoS 和 InFO 技术占据主导地位，CoWoS 主要为英伟达、谷歌、AMD 和亚马逊等客户服务，而我国企业为了通过 chiplet 解决制程问题，对成本更为敏感，这恰是晶通的先进封装技术有优势的领網域。晶通科技在国内率先掌握了高密度晶圆级扇出（Fan-out）封装及小芯片集成技术，并以此为基础，提供从晶圆级扇出型封装、Fan-out PoP 堆叠封装到多芯片混合封装，再到 Chiplet Integration 小芯片集成的全链条代工服务。这些技术广泛应用于手机、GPU、AI 芯片等诸多领網域，展现了企业强劲的发展潜力和广阔的市场前景。
