今天小編分享的互聯網經驗：打破國際大廠芯片先進封裝壟斷，杭州團隊獲數億元融資，歡迎閱讀。
文 | 林晴晴
編輯 | 袁斯來
36 氪獲悉，近日，晶圓級扇出型先進封裝及 Chiplet integration 方案供應商「晶通科技」二期項目獲數億元融資。本輪融資由力合資本、達安基金、安吉兩山國控和辰隆集團聯合投資，資金将主要用于生產基地二期封裝產線擴建、研發及市場投入。獨木資本繼續擔任獨家财務顧問。
「晶通科技」是一家專注于晶圓級扇出型先進封裝技術的 Chiplet 方案提供商，通過自主研發的 "FOSIP 高密度晶圓級扇出型 " 與 "Chiplet Integration 小芯片系統集成 " 兩大方案，以 "MST Fobic" 技術實現亞微米線寬的高密度互連及多芯片三維堆疊，主要服務于高性能計算、移動終端和自動駕駛等領網域的芯片封裝，助力國内人工智能產業的崛起。
當前全球半導體先進封裝市場保持快速增長，Yole 數據顯示，2023 年扇出型封裝市場規模為 27.38 億美元，預計到 2028 年将以 12.5% 的年復合增長率增至 38 億美元，其中超高密度扇出封裝細分領網域增速最快（年復合增長率 30%）；而全球 Chiplet 市場規模将由 2023 年的 31 億美元增長至 2033 年的 1070 億美元，CAGR 約 42.5%。市場驅動力來自 5G 通信、AI 芯片和自動駕駛對高算力芯片的需求，傳統封裝技術難以滿足 14 納米及以下制程芯片的高密度集成要求。
「晶通科技」總經理蔣振雷指出，" 當前超高密度扇出封裝和小芯片集成封裝 90% 以上的市場份額被台積電、三星等國際大廠把控。大陸在整體工藝及生產能力上都還落後一段距離。
基于此，「晶通科技」通過自主研發的 "FOSIP 晶圓級扇出型 " 與 "Chiplet Integration 小芯片系統集成 " 雙技術路徑布局市場。其中，FOSIP 晶圓級扇出型先進封裝北制程技術對标國際頭部 FO 大廠方案，可實現三維堆疊，内部互聯密度可達 2-5 微米線寬。而晶通嵌入式矽橋的小芯片集成技術内部互聯密度可達 0.5 微米以下。晶通目前已跟手機、醫療、影像處理、邊緣計算等多個領網域的客戶進行了方案對接和工程驗證。
蔣振雷介紹，" 晶通的‘ bridge die+FO ’技術 , 即 'MST Fobic' 技術通過将矽橋取代互聯中介層，并将高密度 RDL 重布線層替代 ABF 基板層，封裝厚度大幅減小，該方案比 CoWoS 方案成本降低至少 30%。更重要的是，晶通封裝方案既能滿足手機電腦或平板以及各種 AI 終端的 SoC、處理器、算力芯片、端側 AI 伺服器的薄型化需求，又滿足了 AI 芯片内部的高密度互聯、高帶寬、高通訊速率的需求，這是國内目前獨有的技術能力。目前晶通正在做量產前的最後準備。"
36 氪了解到， 「晶通科技」的揚州生產基地當前月產能為 bumping/wlcsp/ewlb 的 1 萬片左右，或 Fosip/Fobic2000-3000 片高階產能，客戶覆蓋手機、GPU 及 AI 芯片等領網域諸多知名客戶。
技術層面，公司已構建從設計仿真、中介層加工到封裝測試的全流程能力，掌握包括 "Chiplet Integration 小芯片系統集成 " 工藝在内的 90 餘項專利。
現階段，「晶通科技」正推進封裝設備和材料的國產化驗證，目标計劃通過二期產能擴建将月產能逐步提升至目前的 8-10 倍，同時實現 MST Fobic 技術的大規模量產。
蔣振雷認為，" 未來三年将是 Chiplet 技術爆發期，特别是大模型推理芯片和自動駕駛網域控制器，對晶圓級封裝的需求增速會超過 40%。随着 3nm 以下制程逼近物理極限，先進封裝在半導體產業鏈的價值占比将從現在的 15% 提升到 25% 以上，這個視窗期最多只有五年。"
「晶通科技」團隊核心成員來自應用材料、蘋果、Intel 和日月光等集成電路領網域全球頭部的制造及封裝公司，技術顧問嚴曉浪為浙江大學微電子學科帶頭人，研發副總王新曾在國外大廠有十多年高端 fan out 和 Chiplet 封裝研發項目經驗，總經理蔣振雷擁有 16 年封裝行業創業經驗，生產團隊主要來自華天科技、通富微電等國内封裝大廠。
投資方觀點：
達安基金合夥人戴韻秋表示：扇出型封裝是異構集成的核心驅動力，将重塑半導體產業鏈價值分配。随着台積電的 InFO（集成扇出型封裝）技術被蘋果、英偉達等巨頭采用，其資本開支向先進封裝傾斜，封裝環節在半導體價值鏈中的占比提升。扇出型封裝傳統上聚焦高端市場（如智能手機 APU、伺服器 GPU），但其降維打擊潛力正在顯現。晶通科技在 AI 算力爆發周期中占據關鍵卡位，其矽橋方案有望切入國產 " 英偉達 ""AMD" 供應鏈。晶通科技憑借自主可控的專利技術成為國產替代關鍵力量，其聚焦高端扇出型封裝細分市場，通過 "Chiplet+ 扇出 " 集成方案形成差異化優勢。我們相信，在中美競争背景下，晶通科技憑借其技術突破，跻身扇出型封裝領網域全球第一梯隊指日可待。
力合資本合夥人唐越表示：随着半導體制程發展面臨瓶頸，以及美國對我國 14nm 以上制程的限制，先進封裝技術和 Chiplet 架構成為行業發展的必然趨勢。其中，Fan-out 技術作為先進封裝領網域主流技術之一，也為 Chiplet 集成方案提供了重要的平台基礎。在 Chiplet 封裝領網域，台積電的 CoWoS 和 InFO 技術占據主導地位，CoWoS 主要為英偉達、谷歌、AMD 和亞馬遜等客戶服務，而我國企業為了通過 chiplet 解決制程問題，對成本更為敏感，這恰是晶通的先進封裝技術有優勢的領網域。晶通科技在國内率先掌握了高密度晶圓級扇出（Fan-out）封裝及小芯片集成技術，并以此為基礎，提供從晶圓級扇出型封裝、Fan-out PoP 堆疊封裝到多芯片混合封裝，再到 Chiplet Integration 小芯片集成的全鏈條代工服務。這些技術廣泛應用于手機、GPU、AI 芯片等諸多領網域，展現了企業強勁的發展潛力和廣闊的市場前景。
