今天小編分享的科技經驗：用台積電的方式打敗台積電，歡迎閲讀。
圖片來源 @視覺中國
文｜解碼 Decode
半導體作為人類科技進步的技術核心，過去一直按摩爾定律前進。這期間因為智能手機芯片小型低功耗的特殊要求，又顯著放大了制程微型化的作用。
台積電就沿着晶體管縮小這條路徑屢試不爽，始終保持着行業領先。從 180nm 到 3nm，台積電用 20 年時間熬走了 99% 的競争對手。尤其 28nm 後，在 FinFET 技術上逐步甩開競争對手，14nm 以下基本處于市場壟斷地位。
但是，即便熬走了對手台積電還要面對一個更棘手的問題：摩爾定律的衰減，使得晶體管微型化變得越來越困難。
硅基半導體的技術演進，每 18 -24 個月晶體管的數量翻倍帶來芯片性能提升一倍，或成本下降一半。十多年來，CPU 和 GPU 的性能每兩年多穩步提高一倍，而晶體管密度每三年翻一番，能源效率用了近四年的時間才達到這一目标，摩爾定律仍在前進但在明顯放緩。
而且，終端市場需求逐漸從智能手機轉向人工智能，這種轉變又帶來了一個看似相悖的現象：需求集中在雲端的高算力 AI 芯片，一邊要求使用先進制程，一邊又要求成本平衡。
這種情況下，全周圍栅極（GAA）的出現，從技術層面為制程突破提供了可行解決方案，但伴随着制程復雜性的增加和制造成本的劇增。而芯片制造商要在推進技術創新的同時考慮成本和可行性，于是先進封裝就成了代工廠的另一把尖刀。
恰好，這兩條路徑被台積電為數不多的對手三星和英特爾拿捏了。
在 3nm 節點，三星選擇 GAA 以期實現追趕跨越式發展，台積電則堅守 FinFET；英特爾則計劃在 2nm 節點趕上台積電，且希望在先進封裝技術上大力投入建立優勢。
從 3nm 開始超車
在半導體制程技術中，2nm 确實被視為可能的物理極限。因為當晶體管的尺寸縮小到這個程度時，量子效應開始變得顯著，可能會導致電子的行為變得不可預測。
這種現象被稱為量子隧道效應，它可能會導致電子 " 跳躍 " 到它們不應該去的地方，從而導致芯片的性能下降。
全周圍栅極（GAA）晶體管是一種新型的晶體管設計，它可以在更小的制程下提供更好的性能。
在 GAA 晶體管中，栅極材料包圍了晶體管的源和漏，從而提供了更好的電流控制。這可以幫助減少量子隧道效應，從而使得在 2nm 甚至更小的制程下的芯片制造成為可能。
而從規劃來看，台積電、三星和英特爾不約而同的搞起了制程競速賽，雖然大的時間節點都是 2022-2023 年進入 3nm、2025 年進入 2nm 商業化階段。但細微處仍有不同：
在關鍵的 3nm 節點上，三星罕見的率先量產，并且還是用更先進的 GAA 技術。台積電雖然随後也宣布了 3nm 量產，不過仍是沿用 FinFET 技術。
台積電總裁魏哲家的理由是，" 選擇沿用 FinFET，是經過考慮良久，制程技術推出不是（為了）好看，是要實用，要協助客户讓產品持續推進。"
當然這是略顯敷衍的官方辭令，真正的原因恐怕是即便三星率先量產 3nm，但因為在 5nm 節點能耗翻車，導致沒幾家客户敢吃 3nm 的螃蟹，只有用量相對較小的礦機芯片買家。
三星最近幾年的晶圓制造處于追趕階段，需要在 3nm 時代尋找技術架構差異化，拉近與台積電芯片代工方面的技術差距，用更激進的策略來獲取客户。
這就給了台積電以靜制動的時間差。
台積電被廣泛認為是一個保守但穩定的制程技術開發者，他們傾向于确保新技術的成熟和可靠性，然後再進行部署，而不是急于将新技術推向市場。這種方法可以降低技術失敗的風險，提高其芯片的產量和質量，從而确保客户的滿意度。
例如，三星在 2018 年開始在其 7nm 工藝中使用 EUV，然而台積電選擇等待。直到 EUV 工具的穩定性和成熟性得到确認，以及相關問題得到解決或至少得到确定，才在 2019 年的 N7+ 工藝中開始使用 EUV。
這種謹慎的方法有助于台積電确保其制程技術的穩定性和可預測性，從而提供高質量的芯片給其客户。
不過從時間節點上看，3nm 還未能給台積電帶來紙面上的收益。在最新财報裏，台積電來自先進制程的收入貢獻合計達 53%，其中 5nm 的收入占比為 30%，7nm 為 23%。
而來自券商的消息是，台積電3nm 已獲得全球最大客户 A 的訂單，從 2023 年下半年貢獻收益。明眼人一看就知道客户 A 是蘋果，今年 6 月就有消息傳出台積電2023 年近 90% 的 3nm 產能被蘋果占據。
但壞消息是，傳言蘋果要求台積電承擔未合格芯片成本。這種情況在半導體行業非常罕見，台積電3nm 初期良率大約在 70% 左右，蘋果如果和台積電達成這樣的協定，可以節省數十億美元，但也意味着台積電的成本壓力驟增。
降低制造成本
雖然大客户沒有嘗鮮三星的 3nm，但也沒用台積電。核心問題就在于，3nm 的性價比實在沒到一定水準。
市場研究機構 International Business Strategies（IBS）披露過一組數據，3nm 芯片的設計費用約達 5-15 億美元，興建一條 3nm 產線的成本約為 150-200 億美元。
這筆費用傳導到代工的報價上就是：3nm 工藝 12 英寸晶圓的報價高達 3 萬美元，幾乎是 5nm 工藝的一倍，7nm 的三倍多。
為實現高性能計算，調整每個矢量變得越來越困難，芯片設計更加復雜，先進制程的投資額大幅提升，由此帶來生產成本的抬升，以及因大尺寸芯片帶來的良率問題。
在各個方面綜合起來發現經濟性遠不如前，于是台積電、英特爾、三星等就從其他技術線路突破性能瓶頸，由此 chiplet、3D 先進封裝等新興方向正受到越來越高的重視。
由于單顆芯片面積越大，良率越低，相應成本越高。Chiplet 也稱 " 小芯片 " 或 " 芯粒 "，它是一種功能電路塊，包括可重復使用的 IP 塊（芯片中具有獨立功能的電路模塊的成熟設計，也可以理解為芯片設計的中間構件）。
該技術是将一個功能豐富且面積較大的芯片裸片（die）拆抽成多個芯粒（chiplet），這些預先生產好的、能實現特定功能的芯粒組合在一起，通過先進封裝的形式（比如 3D 封裝）被集成封裝在一起即可組成一個系統芯片。
模塊化設計思路可以提高芯片研發速度，降低研發成本。通過把大芯片分割成芯粒，可有效改善生產的良率，降低制造成本。
The Linley Group 在《Chiplets Gain Rapid Adoption: Why Big Chips Are Getting Small》中提出，Chiplet 技術可以将大型 7nm 設計的成本降低高達 25%；在 5nm 及以下的情況下，節省的成本更大。
而上文提到的 3D 封裝，則是代工廠們探究節省制造成本的另一種體現。
2020 年，台積電将 2.5D 和 3D 封裝產品整合并入一個全面的品牌 3DFabric，由 SoIC ( 系統整合芯片 ) 、InFO ( 整合型扇出封裝技術 ) 、CoWoS ( 基板上芯片封裝 ) 所組成。
其中，InFO 技術的典型產品就是 iPhone 7 搭載的 A10 芯片，而 CoWoS 技術則是蘋果去年發布的 M1 Ultra 和今年發布的 M2 Ultra。
具體來説，在封裝這一環節，台積電将三種技術抽成前、後兩個階段：
前端封裝 ( Front-end 3D ) ：SoIC 技術是在晶圓上，将同質或異構小晶片都整合到一個類似 SoC 的晶片中，該晶片有更小的面積和更薄的外形。在外觀上，新晶片就像普通的 SoC 一樣，但嵌入了所需的異質整合功能。這種前端封裝技術，是在設計階段就要考量并協同設計。
由于本質就是在做一顆 SoC 晶片，因此只有晶圓廠可以做，且必須搭配後端封測技術不可單獨存在。
後端封裝 ( Back-end 3D ) ：前端封裝完成的 SoIC 晶片，必須搭配原有的立體封裝技術，比如台積電的 CoWoS 和 InFO。
而相關後端封裝技術也是其他封測廠商積極跨入的領網域，未必是晶圓廠獨家生意。
英特爾的路數也大致相似，其先進封裝技術 IDM 2.0 陸續推出 2.5D 封裝的嵌入式多芯片互連橋接（Embedded Multi-die Interconnect Bridge, EMIB）技術、3D 堆疊的 Foveros 技術，以及整合 2.5D 與 3D 封裝的共嵌入式多芯片互連橋接 Co-EMIB 技術。
其中，Foveros 封裝技術利用 3D 堆疊整合不同的邏輯芯片，為 IC 設計公司提供了很大的靈活性，允許其将不同技術的 IP 區塊與各種記憶體和 I/O 元件混合和搭配。
英特爾認為 3D 封裝能延續摩爾定律，給予設計人員橫跨散熱、功耗、高速信号傳遞和互連密度的選項，最大化和最佳化產品效能。
也因此誕生了英特爾和台積電關于先進封裝的投資大戰：
英特爾在 2.5D/3D 封裝領網域的資本支出近兩邊分别達 35 億 /47 億美元，主要投入 Foveros 及 EMIB 等先進封裝技術研發及產能擴建；
台積電在 2.5D/3D 封裝方面已推出 CoWoS 及 InFO 等技術并進入量產，近兩年資本支出達 30 億 /40 億美元，位居全球第二，将擴大系統整合芯片（SoIC）中多種 3D Fabric 平台先進封裝技術推進及產能建置。
尾聲
2017 之前的十年，智能手機要求性能更高、面積更小、功耗更低的芯片。2017 年以後 HPC 占比明顯提升，雲計算尤其是 AI 技術發展驅動伺服器等高性能計算需求，由此誕生的一個歷史轉折就是：終端市場需求從智能手機轉向人工智能。
但轉折還未顯著，體現在财報裏就是台積電來自 AI 芯片的提振并沒有多少。不過至少從目前看，台積電已經獲得了先發優勢，英偉達、AMD 等廠商已經首選台積電合作。
甚至 AMD CEO 蘇姿豐在媒體采訪時，被問及是否将在 3nm 采用三星代工的產品時，直接來了一波反問：" 你相信韓國媒體嗎 ?"
最後，落到我們自身層面，因為眾所周知的原因，我們只能在成熟制程市場尋求跳板。無論是 3/2nm 下的晶體管技術，還是先進封裝，我們都缺少一個推動國產替代進步的車輪，理論上海思可以扮演這一角色，但眼下可能要多等些時間了。
參考資料
[ 1 ] 先進封裝，台積電的另一把尖刀，遠川研究所 [ 2 ] 台積電：寒氣已經傳遞給我了，遠川研究所 [ 3 ] 台積電Q2 啓示：AI 增長無法彌補傳統需求衰退，華泰證券 [ 4 ] 半導體行業專題研究：台積電，晶圓代工霸主從攻擂到守擂，弘則研究 [ 5 ] 3nm 良率提至 60% 以上 三星芯片業務迎 " 逆風翻盤 "？經濟觀察報 [ 6 ] 集成電路行業專題：先進制程貼近極限，Chiplet 迎來黃金發展期，未來智庫 [ 7 ] 台積電試產 SoIC，3D 封裝走向量產？賢集網
