台積電計劃 2025 年推出 N4C 工藝，相比 N4P 成本最高降幅 8.5%

今天小編分享的科技經驗：台積電計劃 2025 年推出 N4C 工藝，相比 N4P 成本最高降幅 8.5%，歡迎閲讀。

IT 之家 4 月 26 日消息，台積電近日展示了全新 4nm 級别生產工藝 N4C，通過顯著降低成本和優化設計能效，進一步增強 5nm 級别生產工藝。

台積電公司近日舉辦了 2024 北美技術研讨會，IT 之家翻譯該公司業務開發副總裁張凱文内容如下：

我們的 5nm 和 4nm 工藝周期還未結束，從 N5 到 N4，光學微縮密度改進了 4%，而且我們會繼續增強晶體管性能。

我們現在為 4nm 技術陣容引入 N4C 工藝，讓我們的客户能夠消除一些掩模并改進标準單元和 SRAM 等原始 IP 設計，以進一步降低總體產品級擁有成本。

N4C 工藝進一步擴充了台積電 N5 / N4 節點系列陣容，建立在 N4P 工藝技術上，通過重新設計标準單元和 SRAM 單元、改變一些設計規則以及減少使用的掩模層數量，成本比 N4P 最多可以降低 8.5%。