今天小編分享的科技經驗：手機芯片開始角逐先進封裝，歡迎閲讀。
文 | 半導體產業縱橫，作者 | 鵬程
日前，華為發布了闊折疊手機 PuraX，引發行業熱烈關注。而就在最近的拆解視頻中顯示，剛開賣的手機拆出來的芯片，比原來厚了一大截。華為 Pura X 搭載的麒麟 9020 芯片采用全新一體式封裝工藝。
拆解視頻顯示，麒麟 9020 封裝方式從夾心餅結構轉變為了 SoC、DRAM 一體化封裝，暫時還不清楚是 CoWoS 還是 InFO-PoP，亦或者其他封裝形式。但無論如何，這又是國内先進封裝能力的又一次展現。國内芯片設計廠、封裝廠和内存廠的相互協同已經初現端倪。
據了解，蘋果手機 SoC 此前便已經采用了類似的先進封裝技術，将 DRAM 垂直堆疊在了 SoC 上方，即台積電的 PoP。只不過 SoC 本身仍然是單個整體芯片。
蘋果采用的 PoP 和 InFO-PoP 封裝是什麼？
當蘋果公司的 iPhone 在 2007 年亮相時，随即便被拆開展現在眾人面前，層疊封裝技術進入了人們的視野。PoP 曾經是眾人關注的焦點。然而有相當長的一段時間内 PoP 消失了。之後，更先進的手機将處理器和存儲器結合在一起，PoP 又成為這類手機的封裝選擇方案。
層疊封裝（Package on Package，PoP）是一種集成電路封裝技術，它将兩個或多個芯片封裝在一起，形成一個整體。這種封裝技術通常用于移動設備和其他小型電子設備中，以節省空間并提高性能。在 PoP 中，一個芯片被放置在另一個芯片的頂部，形成一個層疊結構。這種結構可以通過焊接或其他連接技術進行連接。通常，上層芯片是處理器或存儲器，而下層芯片是 DRAM 或其他類型的存儲器。
而 InFO（全稱為 Integrated Fan-Out，意為集成式扇出型封裝）技術則是台積電于 2016 年推出的一種技術。InFO-PoP 即表示 InFO 封裝對 PoP 封裝的配置。InFO 技術是将芯片直接放置在基板上，通過 RDL（Re-distributed layer，重布線層）實現芯片和基板的互連，無需使用引線鍵合，RDL 在晶圓表面形成，可以為鍵合墊片重新分配更大的間距，從而允許更多的 I/O 連接，實現更緊湊和高效的設計。
晶圓級封裝一般需要 RDL 工藝，因為晶圓上的焊盤大部分是鋁焊盤，無論是做晶圓級封裝還是板級封裝，鋁金屬不易做後續處理，都需要用另外的金屬來覆蓋鋁。RDL 是将原來設計的芯片線路接點位置 ( I/O pad ) ，通過晶圓級金屬布線制程和凸塊制程改變其接點位置，同時滿足焊球間最小間距的約束。
InFO 技術在 2016 年的蘋果 A10 芯片上得到應用，并衍生出新的技術應用：InFO-oS、InFO-LSI、InFO-PoP 以及 InFO-AiP 等。
InFO-oS 技術可集成多個高級邏輯芯片，在封裝内部實現更高的集成度，适用于 5G 組網應用。InFO-LSI 技術類似于英特爾的嵌入式多芯片互連橋接（EMIB）技術，可以實現極致的互連帶寬和成本的折中，其利用硅基互連的方式實現不同芯片層之間的連接。該技術允許在同一封裝内部進行高速信号傳輸，從而提高了系統的性能和功耗效率。InFO-LSI 技術适用于需要高速信号傳輸和通信的應用領網域，如高性能計算、人工智能、通信和網絡設備等領網域。這些領網域通常需要在封裝層内部進行復雜的數據處理和通信，因此，InFO-LSI 技術具有重要意義。InFO-PoP 技術是一種将 InFO 與 PoP 相結合的技術。這種技術通常用于需要同時集成多個芯片的應用場景，如移動設備等領網域，可以實現更高的集成度和更多的功能。InFO-AiP 技術是一種在 InFO 封裝中集成天線的技術。這種技術可以将天線直接集成在封裝中，從而實現更緊湊的設計和更好的信号傳輸性能。InFO-AiP 技術通常用于移動設備、物聯網和通信設備等領網域，可以實現更優異的無線連接性能。
InFO-PoP 封裝優勢明顯
2016 年推出的 iPhone 7 中的 A10 處理器，采用 TSMC 16nm FinFET 工藝以及 InFO（Integrated Fan-out）技術，成功将 AP 與 LPDDR 整合在同一個封裝中，為未來幾年的移動封裝技術立下新的标杆。InFO 封裝也成為台積電獨占蘋果 A 系列處理器訂單的關鍵技術之一。在這一年，能量產 InFO 封裝的也僅 TSMC 一家。多年來，蘋果 A 系列處理器與 DRAM 都是采用台積電 InFO-PoP 封裝技術封裝在一起，将 DRAM 頂部封裝上的凸塊利用貫穿 InFO 過孔（TIV）到達 RDL 層，再與邏輯芯片互聯，以減小整體的芯片尺寸，減少占板面積，時确保強大的熱和電氣性能。
那麼這種技術帶來了哪些優勢呢？
這種技術的一個關鍵優勢是其靈活性，因為 DRAM 封裝可以很容易地更換。此外，由于芯片被層疊在一起，PoP 技術可以節省空間，使設備更小更輕。由于芯片之間的連接更短，還可以提高芯片性能并減少延遲。
由于 InFO 引入了 RDL 層，芯片設計者可以通過對 RDL 的設計代替一部分芯片内部線路的設計，從而降低設計成本；采用 RDL 能夠支持更多的引腳數量；采用 RDL 還使 I/O 觸點間距更靈活、凸點面積更大，從而使基板與元件之間的應力更小、元件可靠性更高；RDL 層使用了高分子聚合物 ( Polymer ) 為基礎的薄膜材料來制作，可以取代封裝載板，節約成本；RDL 還可以把不同種類的芯片連接在一起，實現多芯片封裝互連。
手機芯片開始角逐先進封裝
蘋果是較早引入先進封裝的手機芯片商，其一直致力于将先進封裝技術應用于手機芯片。主要是因為：
蘋果一直和台積電先進封裝有深度合作研發，也總是首批采用最先進制程的高淨值客户。蘋果比别家更有迫切需求采用先進封裝技術壓低成本。尤其是 3nm 流片和晶圓成本已經一倍于 5nm，2nm 成本繼續翻一倍還不止，就是再高淨值客户，也無法承受了。
蘋果的 M1 Ultra 芯片首次實現了 GPU 内部高速通信表明，在 SoC 層面，蘋果也有比較高效的 D2D 通信協定和物理層設計，這走在了 ARM 陣營的前面，未來應用到手機 SoC 會比别家更容易。而這也需要先進封裝的支持，蘋果甚至還創新定制了封裝架構 UltraFusion。
此外，蘋果有更強的 IP 復用需求。蘋果芯片覆蓋手機、平板、筆記本和工作站，同時像基帶和 wifi 控制器等 IP 又來自高通、博通，但随着蘋果自研基帶的推出，後續可能會逐步将這些模塊替換為自研的。這勢必也要求将 SoC 各個模塊做成可復用、可更換的，來确保成本。這種情況下，Chiplet 封裝工藝更具有優勢。
目前來看，安卓陣營也在逐漸走向這一趨勢。無論是代工成本的考量，還是 PC 芯片的 IP 復用需求都需要先進封裝的支持。
國内手機芯片廠商也在和下遊廠商深度合作開發相關技術。實際上此前一家國内知名的手機 SoC 設計公司便公開了一種芯片堆疊封裝及終端設備專利，申請公布号為 CN114287057A，可解決因采用硅通孔技術而導致的成本高的問題。專利摘要顯示，該專利涉及半導體技術領網域，其能夠在保證供電需求的同時，解決因采用硅通孔技術而導致的成本高的問題。這有利于進一步降低先進封裝的成本。
另外，今年五月份将推出的鴻蒙 PC，同樣有很強的 IP 復用需求。而高通也一直在謀劃進入 AIPC 的賽道，此前還曾推出骁龍 X Elite。
蘋果或放棄封裝堆疊内存？
不過，有消息稱，從 2026 年開始，蘋果将在 iPhone 18 系列中放棄現有的封裝堆疊内存（PoP）設計，轉而采用芯片與内存分離的架構。
一直以來，蘋果在硬體設計上的追求可以用 " 精致極簡 " 來形容。無論是 iPhone、iPad 還是 Mac，它們内部的芯片和内存多采用封裝堆疊技術。雖然對于寸土寸金的移動設備來説，封裝堆疊技術能減少芯片面積、縮短内存與主芯片之間的物理距離，從而降低數據傳輸延遲，提高電源效率。但 PoP 技術也有其局限性。由于内存封裝尺寸受到 SoC（系統級芯片）尺寸的限制，這直接影響到 I/O 引腳的數量，進而限制了數據傳輸速率和性能。這一點，在面對高帶寬需求的人工智能運算時，表現得尤為明顯。
消息稱，蘋果計劃在 iPhone 18 中采用芯片與内存分離的設計，顯然是一次為性能服務的妥協。這種分離設計雖然在物理距離上拉長了内存和芯片之間的傳輸路徑，但它也解鎖了更多的 I/O 引腳，能極大地提升數據傳輸速率和帶寬。
據悉，蘋果正在與三星合作開發下一代 LPDDR6 内存技術，其數據傳輸速度和帶寬預計是目前 LPDDR5X 的 2 至 3 倍。如此高的性能提升，對于日益依賴本地 AI 計算的智能手機來説無疑是個巨大的利好。無論是 AI 實時翻譯、影像識别，還是更加智能化的 Siri，這些場景都需要更高的内存帶寬來支持更快的數據吞吐量。
此外，分離設計還有助于散熱優化。相比于堆疊封裝的設計，内存與 SoC 物理分離後，每個組件的散熱效率将得到提升，降低芯片過熱導致的性能瓶頸。
不過這并不代表蘋果将放棄先進封裝，而是可能采取更合适的先進封裝技術。
