今天小编分享的科技经验：佳能光刻机突破2nm制程？，欢迎阅读。
图源：佳能官网
2023 年 12 月 25 日，佳能半导体机器业务部长岩本和德表示，佳能采用纳米压印技术的光刻机有望生产 2nm 芯片，且成本可以降至传统光刻设备的一半。在岩本和德发声的 4 天以前，荷兰半导体设备制造商 ASML 宣布，已向英特尔交付了全球首台 High NA（高数值孔径）EUV（极紫外）光刻系统，支持 2nm 制程及以下工艺的芯片制造。
佳能的紧随其后，颇有在声势上与 ASML 摆开擂台的用意。佳能首席执行官御手洗富士夫表示，纳米压印技术将为小型半导体制造商生产先进芯片开辟一条道路，使得生产先进芯片不再是少数半导体制造巨头的游戏。但是谁敢用、谁会用，佳能目前亟需一个代表性客户。
光刻机存在两条技术路线之争
同样以 2nm 制程工艺为目标，ASML 与佳能却提出了两种不同的技术路径。
自 1958 年美国德克萨斯公司利用光刻技术试制世界上第一块平面集成电路以来，光刻技术已经支撑了半导体 60 余年的发展。ASML 作为全球光刻机巨头，基于深厚的技术积累和长久的发展惯性，率先推出 High NA（高数值孔径）EUV（极紫外）光刻机，通过提升光刻机数值孔径，增强芯片的制造精度、性能和稳定性，将光刻技术延续到 2nm 及以下制程的应用中。
佳能则另辟蹊径，尝试以纳米压印技术制造 2nm 芯片。岩本和德介绍称：" 纳米压印光刻技术是将刻有半导体电路图的掩模压印在晶圆上，只需一次压印，就能在合适位置形成复杂的二维或三维电路，若改进掩模，甚至能生产电路线宽为 2nm 的产品。"
参考资料：《纳米压印光刻工艺及其制造设备》
具体来讲，不同于传统 " 投影 " 的光刻技术，纳米压印更类似于 " 印刷 "。具体来看，纳米压印包括图形压印和图形转移两个环节，先把栅极长度只有几纳米的电路刻在掩模上，再压印在涂有光刻胶的晶圆上形成电路，最后通过热压或者 UV 光照的方式使图案固化，只需一次压印脱模就能制造更先进的高性能芯片。目前佳能的纳米压印技术能印制的图案最小线宽为 14nm，随着掩模技术的改进，有望实现 10nm 的电路图案，相当于 2nm 工艺节点。
由于纳米压印技术只替代了光刻环节，与刻蚀、薄膜沉积等其他芯片制造工艺完全兼容，因此只需要引进规模更小的纳米压印设备，就能顺利接入现有产业，既能降低设备成本和能耗，提高研发效率，也有助于减轻芯片制造商对 EUV 光刻机的依赖。
纳米压印技术优势还有待验证
无疑，2nm 芯片制造设备的突破为全球芯片制造商的激烈竞争增添了新变量。在尖端芯片制造设备的争夺战中，纳米压印技术能否成为 EUV 的 " 平替 " 还有待验证。
事实上，佳能 2014 年就全力加码纳米压印技术，收购了主攻纳米压印基础技术研发的 MolecularImprints 股份有限公司。据了解，此前该公司就曾致力于用纳米压印技术完成 32nm 逻辑节点制造，但受制于生产效率、资金和良率等问题，进展不及预期。佳能完成收购后，将自身镜头技术与 Molecular Imprints 的曝光技术相结合，并与日本存储芯片制造商铠侠（Koxia）达成合作，近十年来共同研发纳米压印技术。2023 年 10 月，佳能正式推出能够制造尖端芯片的纳米压印设备 FPA-1200NZ2C。
来源：佳能官网
然而，现实总是比理想 " 骨感 "。从前端设计、后端制造到封装测试，半导体产业链环环相扣。在制造设备上游的材料环节，光刻胶等所有材料都需要经过严格匹配和长期调试；在产业链下游的应用环节，设备厂商也需要与晶圆代工厂共同调试和磨合。对佳能的纳米压印技术而言，能否得到产业链上下游的技术验证和认可，是下一步发展的关键挑战。
" 半导体制造是一个非常长的产业链条，仅一项光刻技术或者纳米压印技术的突破，对整体的影响仍需在生产过程中检验。" 半导体专家罗国昭告诉《中国电子报》记者：" 在先进制程中，光刻技术一直面临着多次曝光和定位精度的难题。虽然佳能的纳米压印技术在理论上解决了聚焦和衍射偏差的问题，并具有一次成型的优势，但这些理论优势能否在具体生产过程中兑现，还有待观察。"
谁敢用？谁会用？是个问题
在 2nm 芯片制造设备的争夺中，佳能投石问路，摸索前行，尝试打开全新市场增量，但要想真正坐上牌桌，关键仍在于市场认可。在罗国昭看来，在科技领網域里有很多先进的技术和产品，最后的发展却不如人意，重要的原因是没有市场，或者是没有形成产业链联盟，这也是佳能目前面临的挑战。
客户，是佳能纳米压印技术亟需打通的第一个节点。"ASML 最近十几年的快速崛起，与它的商业模式密切相关，ASML 的主要客户也是它的股东，比如三星、英特尔和台积电。因此 ASML 的产品能率先得到应用，客户也会为 ASML 提供技术支持，这就奠定了 ASML 在尖端半导体用户市场中的绝对优势。" 罗国昭进一步向记者解释，" 目前佳能的纳米压印技术只是证明了其技术能力，但最难的地方是谁敢用、谁会用，佳能目前亟需一个代表性的客户。"
佳能首席执行官御手洗富士夫曾表示，该公司新的纳米压印技术将为小型半导体制造商生产先进芯片开辟一条道路，使得生产先进芯片不再是少数半导体制造巨头的游戏。这或许是一条与 ASML 错位竞争的路线。
如果纳米压印能让先进制程变得 " 宜室宜家 "，对于晶圆代工的市场格局和芯片技术的创新节奏，都会产生重要影响。但要做到这一点，佳能要解决的问题还有很多。
作者丨张心怡 赵宇彤（实习记者）
