今天小編分享的科技經驗：傳三星“3nm”更名“2nm”，與客户重寫合同！，歡迎閲讀。
2022 年秋季，三星發布了截至 2027 年的工藝技術路線圖，詳細規劃了多個重要節點，涵蓋 SF3E、SF4P、SF3、SF4X、SF2、SF3P、SF2P 以及 SF1.4 等多個階段。
不過最新消息指出，自 2024 年初起，三星已向客户通報了路線圖的調整情況，并決定将原有的第二代 3 納米級制造技術（即 SF3）重新命名為 2 納米級制造工藝（即 SF2）。
為此，該公司甚至與打算使用 SF3 生產節點的客户重新籤訂了合同。" 三星電子通知我們，第二代 3nm 正在更改為 2nm，" 一位消息人士告訴 ZDNet。" 去年我們與三星代工廠籤訂了第二代 3 納米生產合同，但最近我們修改了合同，将名稱改為 2 納米。"
圖源：三星
根據最新消息，三星打算在 2024 年下半年開始生產基于現在所謂 SF2 的芯片。據此推測，三星的 SF3 工藝更名為 SF2 後，或許沒有任何改變——如果未進行重新設計，就不可能使用不同的工藝技術來制造專為 SF3 設計的芯片。
據了解，三星的 SF3 技術被稱為多橋通道場效應晶體管 ( MBCFET ) 的環栅 ( GAA ) 晶體管。SF3（現為 SF2）不具備背面供電網絡 ( BSPDN ) ，與英特爾的 20A 工藝技術相比，這是一個主要缺點，後者引入了 GAA 晶體管和背面供電網絡，以實現更高的性能和能效。
芯片制程的文字遊戲
在談論芯片制程時，我們時常聽到諸如 7nm、14nm、28nm 等術語，但實際上，這些數字并未精準地刻畫出晶體管的物理尺寸。在近年來，特定技術工藝名稱中的數字已不再直接指代任何物理量，如栅極長度、導體節距或栅極節距。
過去，工藝節點的命名方式通常是根據晶體管的栅極最小長度來确定。在制程中，栅極的長度、寬度等尺寸，對晶體管性能都產生着重要影響。
其中，對栅極的長度來説，栅極越短，電流經過的距離就越短，速度就越快，晶體管性能就越強。另一方面，栅極的寬度決定了在相同尺寸下晶體管的集成數量，因此，它對芯片的整體性能也產生了重要影響。
最初，制程口徑與栅極寬度之間存在明确的對應關系，例如，150 納米制程即意味着栅極寬度為 150 納米。然而，随着摩爾定律的廣泛應用，芯片制程逐漸追求更精細的尺寸，栅極寬度逐漸減小，導致制程口徑與栅極寬度之間的對應關系逐漸變得模糊。
圖源：三星
同時，随着栅極長度的縮小變得越來越困難，制造商逐漸摒棄了這種傳統的命名方式。取而代之，他們采用了一種更加復雜的方式，将工藝節點名稱與掩膜版的尺寸相關聯，包括工藝栅間距和金屬間距。這兩個尺寸的乘積決定了晶體管的實際面積大小。
另一方面，為了在市場上占據有利地位，并在同等級别的芯片市場中獲得更大的份額，各大晶圓廠會運用制程節點的命名策略來宣傳自己的技術實力，進而營造出一種競争氛圍。這種現象使得芯片制程在一定程度上演變成為了一種營銷手段。
以英特爾為例，在 2021 年，英特爾決定采用新的命名體系，将其 10nm Enhanced SuperFin 技術命名為 Intel 7，7 納米工藝則被命名為 Intel 4，7nm 增強版更名為 Intel 3，并将次世代工藝（GAA 技術）重新命名為 Intel 20A。
從此來看，三星此次對工藝制程進行的 " 重命名 "，實質上是其在簡化工藝命名體系方面的一次嘗試。當然，營銷考量或許才是主要目的，三星試圖借此方式，更好地與英特爾等競争對手對标匹配，從而增強市場競争力，至少在視覺層面上是這樣。
