今天小編分享的科技經驗：三星最後的防線，失守？，歡迎閲讀。
三星現在感到很慌。
并不是自家的三星手機賣不動了，而是在存儲市場份額依舊保持領先的情況下，被另一家韓國廠商在技術上不斷超越。
據韓媒消息，近日 SK 海力士宣布已開始量產全球首款 321 層 1Tb TLC NAND 閃存，該產品通過垂直堆疊 321 層存儲單元，每個單元可存儲 3 比特數據，實現了 1Tb 的總容量，新產品的數據傳輸速度較上一代提升 12%，讀取性能提高 13%，并且數據讀取的電力效率提升超過 10%。
值得注意的是，這一進度已經快于業内 NAND 龍頭三星，SK 海力士相關人士表示：" 通過 321 層 NAND，我們計劃積極響應人工智能（AI）低功耗高性能的新興市場，逐步擴大產品應用範圍。"
這一消息迅速在存儲業界引發了熱議，從 DRAM 到 HBM，再到 NAND，三星一再落後于海力士，這位巨頭精心經營三十餘年的存儲帝國，真的要面臨一場崩塌了嗎？
HBM 落後
先是目前業界最熱的 HBM，毫無疑問，SK 海力士無論是市場份額還是技術推進，都遙遙領先于三星。
HBM 的歷史可以追溯到十多年前，AMD 在收購 ATI 後，開始研究更先進的顯存技術，當時的 GDDR 陷入到了内存帶寬和功耗控制的瓶頸，而 AMD 就打算用先進的 TSV 技術打造立體堆棧式的顯存顆粒，讓 " 平房 " 進化為 " 樓房 "，通過硅中介層讓顯存連接至 GPU 核心，最後封裝到一起，實現顯存位寬和傳輸速度的提升。
當時 AMD 的合作夥伴就是 SK 海力士，經過多年研發後，兩家廠商聯合推出了初代 HBM 產品，這一產品也被定為了 JESD235 行業标準，初代 HBM 的工作頻率約為 1600 Mbps，漏極電源電壓為 1.2V，芯片密度為 2Gb（4-hi），帶寬達 4096bit，遠超 GDDR5 的 512bit。
新技術的誕生并非一帆風順，AMD 後續在消費端顯卡裏取消了 HBM 顯存，而海力士也沒有因為這一新内存标準而獲利，此時三星卻找到了機會，通過這一通用的行業标準，三星成為了英偉達 Tesla P100 顯卡中 HBM2 顯存的供應商，這也成了三星的高光時刻之一。
但三星在 HBM 上的優勢并未保持多久，2021 年 10 月，海力士率先量產 HBM 的第四代產品—— HBM3，截至目前，SK 海力士幾乎包攬了英偉達的 HBM3 的供應，曾經更快量產 HBM2 的三星，卻還沒有明顯的 HBM3 的供應表現。
問題出在了哪裏呢？
原來在 HBM 這項技術上，三星和 SK 海力士各自采用不同的封裝方法。SK 的選擇是回流焊成型底部填充 ( MR-MUF ) 方法，在烤箱中同時烘烤所有層，而三星則采用了熱壓縮非導電膜 ( TC NCF ) 技術，在每層之間用薄膜堆疊芯片。
SK 海力士的 MR-MUF 技術可一次性封裝多層 DRAM。在 DRAM 下方，有用于連接芯片的鉛基 " 凸塊 "，MR 技術涉及加熱并同時熔化所有這些凸塊以進行焊接。連接所有 DRAM 後，将執行稱為 MUF 的工藝來保護芯片，通過注入一種以出色的散熱性而聞名的環氧密封化合物來填充芯片之間的間隙并将其封裝起來，然後通過施加熱量和壓力使組件變硬，從而完成 HBM。SK 海力士将此過程描述為 " 像在烤箱中烘烤一樣均勻地施加熱量并一次性粘合所有芯片，使其穩定而高效。"
三星的 TC NCF 被稱為 " 非導電薄膜熱壓 "，與 MR-MUF 略有不同。其每次堆疊芯片時，都會在各層之間放置一層非導電粘合膜。該膜是一種聚合物材料，用于将芯片彼此隔離，并保護連接點免受衝擊。三星逐步降低了 NCF 材料的厚度，将其降至 12 層第五代 HBM3E 的 7 微米 ( µm ) 。三星表示：" 這種方法的優點是可以最大限度地減少随着層數增加和芯片厚度減小而可能發生的翹曲，使其更适合構建更高的堆棧。"
但三星顯然出現了判斷失誤，TC NCF 遠不如 MR-MUF 來得穩定，據海外分析師表示，三星 HBM3 芯片的生產良率約為 10%~20%，而 SK 海力士的 HBM3 良率可達 60%~70%。
韓國業内人士表示：" 三星似乎在用于 HBM 封裝的 TC-NCF 工藝中面臨產能問題，僅僅因為他們在内存半導體領網域的主導地位，就認為他們的技術天生就适用，這種想法已經過時了。三星的 HBM3E 樣品的功耗是 SK 海力士的兩倍多，這些問題導致人們批評其性能相對于功耗太低。"
盡管三星已經在盡力解決自己 HBM 芯片的過熱問題了，但截至目前為止，三星所生產的 HBM3E 還沒有正式進入英偉達的供應鏈，據彭博社 24 日報道，英偉達首席執行官黃仁勳表示，為了批準三星電子的供貨，正在盡快進行工作，正在讨論 HBM3E 8 層堆疊和 12 層堆疊都接受供貨的方案。
而與之形成鮮明對比的，是 SK 海力士的 HBM3E 早已成為英偉達指定供應商，不出意外的話，B200 芯片首批出貨只會使用 SK 海力士的 HBM。
DRAM 折戟
而後是存儲行業的頂梁柱—— DRAM，三星也出現了頹勢。
三星過去在 DRAM 領網域獨步全球的原因很簡單，就是把微縮工藝技術做到了遙遙領先。DRAM 微縮工藝的重要性在于它直接影響產品性能。随着電路線寬的縮小，DRAM 的集成度提高，從而提升了性能和電源效率。這意味着電子設備的響應速度更快，電池消耗更少。此外，随着可以從一塊晶圓上制造的半導體數量增加，生產效率也得到了提高。
DRAM 微縮工藝從 30 納米、20 納米逐步演進到 10 納米，三星電子在此過程中一直占據壓倒性優勢。10 納米級 DRAM 按 1x（第一代）-1y（第二代）-1z（第三代）-1a（第四代）-1b（第五代）的順序生產。三星早在 2016 年第一季度就宣布率先量產 10 納米級 1x 工藝，而 SK 海力士和美光則幾乎晚了整整一年才開始量產，從 10 納米級的 1x 到 1z，三星都是毋庸置疑的第一，從技術和市場上都對另外兩家形成了碾壓之勢。
但是變數就出現在了第四代上，2021 年 1 月，美光宣布率先量產 10 納米級第四代（1a）DRAM，改變了過往三星具備絕對統治力的格局。随着 DRAM 進入 10 納米級工藝，微縮技術難度大幅增加，過去通過改良氟化氩（ArF）光刻設備來推進的微縮工藝已達到極限，從 2022 年開始，大家普遍認為三星、SK 海力士和美光的 DRAM 技術本質上已處于同一水平線上，
在氟化氩設備達到極限的現階段，極紫外（EUV）光刻設備登上了舞台，作為利用極紫外光在芯片上刻畫超微細電路的下一代半導體生產設備，其被視為突破現有設備技術限制的替代方案。
在 10 納米級第四代開發工藝中，三星和 SK 海力士率先引入了 EUV 光刻技術，而美光的做法稍有不同，它采用了傳統光刻設備進行多次細微電路刻畫的 " 多重圖案化 " 技術，從而更快地實現了微縮工藝轉換。盡管這種方法不需要完全改變現有方式，但由于需要多次刻畫電路，也會帶來工藝步驟增加，生產效率下降等問題。
三星電子在 10 納米級第四代時微縮工藝轉換速度變慢的原因，被分析認為是研發組織的官僚化和 EUV 工藝轉換中的試驗錯誤等多種因素共同作用的結果。三星電子的一位高層人士解釋説：" 在微縮工藝進入 10 納米級時，芯片設計和生產的復雜性增加，而管理層在獲得下一代技術方面顯得過于自滿，特别是 EUV 設備在優化 DRAM 生產上花費了相當長的時間。"
盡管在今年 5 月，三星成為第一家開始生產第五代 10nm ( 1b ) DDR5 DRAM 的内存制造商，比 SK Hynix 提前 10 天，但這種領先并未保持多久。
SK 海力士在今年 8 月底表示，已經開發出第六代 10 nm（1c）16Gb DDR5 DRAM，成為第一家實現這一目标的内存制造商，領先于國内競争對手三星，其表示，将于明年開始供應其最新款 DRAM。
對于三星來説，HBM 或許是一個小小的失利，而 DRAM 的落後似乎已經敲響了警鍾。
NAND 露怯
最後是 NAND，三星也輸給了 SK 海力士
在 SK 海力士量產 300 層 NAND 前，NAND 業界最高堆疊層數為 200 多層，而由它率先推出 300 層產品的消息，讓三星内部感受到了危機感。
值得一提的是，最早将 NAND 單元從水平排列轉為垂直堆疊的技術正是由三星電子在 2013 年推出的 "V-NAND"。自那以後，NAND 行業便以堆疊層數的提升作為技術競争的标準。一位三星電子内部人士表示：" 在上一代產品中，我們曾通過調整量產準備的評價基準或條件，努力搶占首發開發時點，但如今面對 SK 海力士日益增強的技術實力，這也變得不易。"
過去幾年時間，三星、SK 海力士、美光一直在 NAND 展開競争。美光于 2021 年初先于三星、SK 海力士量產 176 層 NAND 閃存，并于 2022 年底率先商用化 232 層產品，一度被評價具有技術優勢。不過，在 2023 年 5 月生產出全球首款 238 層產品後，SK 海力士以先發 300 層產品的方式，在三大存儲公司中占據領先地位。另一方面，三星電子預計将跳過 300 層 NAND 閃存，專注于 400 層 NAND。
有意思的是，雖然過去 NAND 閃存相較于 DRAM 在 AI 市場的紅利中所獲不多，但近期情況發生了變化。為了支持數據中心的 AI 計算，對快速且高性能的固态硬碟（磁碟）的需求迅速增加，企業級 磁碟（e磁碟）成為增長熱點，其需求量正迅速逼近 HBM 的水平。SK 海力士正成為 AI 驅動 NAND 需求增長的最大受益者之一，2023 年第三季度，SK 海力士的 e磁碟 銷售額同比增長了 430%，占其整體 磁碟 銷售額的 60%。
SK 海力士正在加速擴展以 e磁碟 為核心的 NAND 競争力。最近，SK 集團會長崔泰源接任 SK 海力士子公司 Solidigm 的董事會主席。Solidigm 是唯一實現四階單元（QLC）NAND 量產的企業，并引領着 e磁碟 的供應。QLC 每個存儲單元可容納 4 比特數據，具有更高的容量效率，因此被認為是滿足 AI 數據中心高容量需求的理想選擇。
韓國業内人士指出："AI 數據中心比 PC 和移動設備更需要高容量和高速度的存儲設備。雖然 磁碟 性能優于 HDD，但價格一直是門檻，而基于 QLC 的產品因其在容量和成本效率上的優勢，正受到 AI 數據中心的青睐。"
對于三星來説，NAND 是必須守住的最後防線。一直穩居存儲行業龍頭的三星，正因 AI 帶來的行業變化，先後在 HBM 和 DRAM 市場中被 " 多年老二 "SK 海力士追趕甚至超越。在 HBM 市場，SK 海力士已完全占據最大客户英偉達的訂單；而在下一代 DRAM（D1c）量產競賽中，SK 海力士也被認為稍占優勢。
一位業内人士表示：" 如果繼 DRAM 和 HBM 之後，連 NAND 領網域也被三星允許 SK 海力士追趕成功，那麼對于 SK 海力士來説，将形成象征性意義的‘三連擊’。盡管目前三星的市場份額仍然遙遙領先，但 SK 海力士依托快速增長的 e磁碟 市場，有可能迅速縮小這一差距。"
至于三星的 400 層 NAND，距離量產還有相當長一段時間。據了解，三星計劃于 2026 年推出被視為 "AI 時代必備半導體 " 的 " 大容量、高散熱 " 新型產品—— BV NAND 閃存（Bonding Vertical NAND Flash）。
這一新概念產品結合了三星在 2013 年全球首創的 V NAND 技術（通過垂直堆疊存儲單元以最大化容量）和新型接合（Bonding）技術，可以實現超過 400 層的垂直堆疊。
根據《韓國經濟日報》28 日獲取的三星存儲半導體開發計劃，DS 部門計劃于 2026 年開始生產 400 層以上堆疊的 BV NAND。目前，NAND 閃存在一片晶圓上設計有負責控制的外圍電路（Peripheral Circuit），在其上方最多堆疊 286 層存儲單元。然而，由于在單元堆疊過程中下方外圍電路的損壞及散熱能力下降，難以進一步增加堆疊高度。
三星表示，其采用了一種新型鍵合技術：先完成存儲單元的堆疊，再将另一片晶圓上制造的外圍電路接合到單元之上，這一技術将大幅提升產品的性能和穩定性。
三星大肆宣傳自己的 400 層 NAND 已在路上，但目前在堆疊上的落後已經形成，恐怕短時間内難以挽回。
前所未有大變革
面對三大技術的落後，三星又開始了大刀闊斧的改革。
據韓媒報道，三星在 11 月 27 日對其半導體部門領導層進行了大規模調整，任命了内存和代工業務的新負責人，同時保持了副會長鄭英賢和韓宗熙的雙重領導地位。這些變動是公司為提升全球芯片市場競争力而進行的 2025 年度高管換屆的一部分。
此次三星人事調整包括兩位高管晉升為總裁，另外七人被任命到新崗位。負責設備解決方案（DS）部門的副會長鄭英賢将直接監管内存業務，接替總裁李正培。鄭英賢将在七年後重返這一角色，上一任内存部門領導職務是在 2017 年。
面臨困難的代工業務在經歷了數次季度虧損後，将由前設備解決方案美國公司總裁兼執行副總裁韓晉滿領導。韓晉滿此次晉升為總裁，擁有豐富的 DRAM 和 NAND 閃存設計以及芯片部門戰略營銷經驗。
為提升代工部門的競争力，三星設立了新的首席技術官（CTO）職位，并任命前 FAB 工程與運營總裁南錫宇擔任該職務。南錫宇是半導體工藝開發和制造專家，曾領導三星半導體研發中心的所有内存產品的工藝開發。
三星電子半導體技術負責人近日表示，對當前三星電子股價的下跌表現出信心，認為 " 只需一年時間便可恢復 "。他還強調，下一代 DRAM 和 NAND 閃存技術正按計劃推進，不會出現任何延誤。據悉，三星電子最快将在 27 日進行管理層調整，業界關注這次調整是否會對半導體部門（DS 部門）進行大幅度人事更替。
值得一提的是，三星電子設備解決方案（DS）部門首席技術官（CTO）宋在赫日前面向半導體研究所員工還進行了管理現狀説明會。他表示：" 在私下場合，經常有人問起三星電子的股價，我也是這樣回答的。" 半導體研究所是三星電子 DS 部門的核心組成部分，專注于下一代半導體器件結構與工藝技術的研發，被視為研發的 " 大腦 "。
宋在赫的發言顯示了對順利推進下一代技術開發的信心。他指出，用于下一代產品 10 納米（nm，十億分之一米）以下 DRAM 的核心技術正在穩步開發中。業界通常以電路線寬作為評判 DRAM 性能的标準。當前商用的 DRAM 產品為 10 納米級技術，已經歷第一代、第二代和第三代的技術演進。
然而，當 DRAM 的電路線寬小于 10 納米時，現有結構難以突破微縮化極限，因此需要引入新結構（如 VCT）以及支撐該結構的核心技術。尤其在 10 納米以下技術中，存儲數據的單元被設計為垂直結構是其顯著特點。宋 CTO 當天所提及的 " 低温結技術 " 和 " 接合技術 " 正是支持新結構的代表性關鍵技術。
他表示：" 低温結技術和接合技術的開發均按照今年設定的時間表順利推進。" 結（Junction）指的是兩種具有不同特性的半導體材料結合的界面。通常情況下，制造結時需要對接合部位進行高温處理，類似于将新磚塊嵌入堅硬的磚牆結構時需要加熱磚牆以創造縫隙。然而，在垂直單元結構中，高温可能會損壞已完成層的電路或器件，因此低温技術具有優勢。此外，由于單元采用垂直堆疊，連接上下晶圓的接合技術也成為關鍵。
宋在赫還對 NAND 閃存技術表示了信心。他強調，下一代 NAND 產品 V10 的開發也将按目标性能和時間表推進。
對于如今的三星來説，只能靠奮起直追來彌補已經形成的差距。
寫在最後
需要注意的是，三星當然不是全面落後，作為和一度和英特爾平起平坐的芯片巨頭，還是有些壓箱底的技術在的。
例如，在今年 10 月，三星展示了其在 CXL 技術方面的進展，CXL 是一種旨在提高 CPU、GPU 和内存之間數據傳輸效率和速度的技術，有望在下一代 AI 和計算工作負載中發揮關鍵作用，其計劃在 2024 年底前量產符合 CXL 2.0 協定的 256GB CMM-D，且同聯想一道完成了業界首個 128GB CMM-D CXL 内存模塊聯合驗證。
又比如，在今年 11 月，三星分享了它在 PIM（内存處理）上的進展，這是一種新型 AI 芯片，可同時存儲和處理數據，從而顯着降低功耗，其于 2021 年開發了首款 HBM-PIM 芯片，将 AI 處理器集成到 HBM 芯片中以優化效率，目前三星正在和 AMD 合作來推進這一技術的發展。
但三星和英特爾一樣尴尬的是，這些看起來領先的技術短時間内無法快速轉化市場中的競争力，它給出了一張看似美好的藍圖，但怎麼樣變為現實，這或許是許多人真正關心的。
