今天小编分享的科技经验：六英寸晶圆，退出历史舞台？，欢迎阅读。
大约 25 年前，硅晶圆市场一半以上的份额是由直径最大为 6 英寸（150 毫米）的晶圆组成。根据行业组织 SEMI 发布的数据，如今这一比例不到 5%。而随着越来越多的硅片大厂逐渐砍掉 6 英寸厂，6 英寸晶圆，一个时代的落幕已然有所端倪。
大厂逐渐抛弃 6 英寸
2024 年 3 月 22 日，德国硅片厂商 Siltronic AG 宣布计划逐步停止其博格豪森工厂的抛光和外延小直径晶圆的生产，预计将于 2025 年 7 月 31 日彻底停止较小晶圆的生产。Siltronic 目前生产的晶圆直径为 300 毫米、200 毫米，以及直径小于 150 毫米的较小晶圆 ( SD ) 。
"Siltronic 的较小晶圆生产始于 1968 年的博格豪森。过去多年来，较小晶圆做出了贡献。然而，由于结构变化和创新，晶圆行业发生了重大变化。需求越来越多地转向直径更大、性能更好的晶圆，预计 300 毫米晶圆的年平均产量增长率为 6%，而 SD 晶圆的生命周期即将结束。这导致产量显着下降，最近对收益产生了负面影响，所以才做出此决定。"Siltronic AG 首席执行官 Michael Heckmeier 博士评论道。
小直径晶圆约有 400 名员工，其中约一半是固定期限和临时合同。Siltronic 的目标是通过人口结构变化和部分退休以对社会负责的方式减少核心员工，并避免因运营原因裁员。
而就在近日，全球第二大硅片厂日本的 SUMCO 也在 2 月 10 日宣布重组宮崎工厂 200 毫米及以下尺寸硅晶圆的生产。具体而言，200 毫米晶圆生产将在 2026 年底前结束，生产将转移至长崎和伊万里等工厂；150 毫米晶圆生产将转移至印度尼西亚工厂；125 毫米及其他晶圆生产将因盈利能力不足而撤出；单晶硅生产将继续进行，但晶圆加工将转移到其他地点。受到重组影响的员工将被重新分配到 300 毫米晶圆的生产操作中。本次重组导致 2024 财年发生了总额 58 亿日元的非经常性损失，其中包括因库存减值计提的 46 亿日元损失，以及 12 亿日元的其他亏损。
100 毫米、125 毫米、150 毫米直径晶圆的需求呈现下降趋势（来源：SUMCO）
SiC 巨头 WolfSpeed 是全球最大的 SiC 衬底晶圆供应商，去年也关闭了 2 座 6 英寸 SiC 厂，裁员 20%。包括 Wolfspeed、意法半导体（ST）和罗姆在内的全球领先 IDM 厂商均开始量产 8 英寸 SiC 晶圆，以增强其竞争优势。
虽然前几年也有不少厂商关闭 6 英寸厂，例如德州仪器、瑞萨、安森美出售等等，但是硅片厂商作为第三方供应商，与 IDM 厂商相比，它们的生产调整更多地反映了市场需求变化与技术趋势的直接反应。无论是日本的 SUMCO、Siltronic AG 还是 Wolfsppeed，他们在较小直径晶圆片的生产转变，有几个共同的因素：
一个是技术的转变需要以及市场对小尺寸晶圆片需求的疲软，越来越多的半导体制造商开始向更先进的制程技术过渡，例如 7nm、5nm 甚至更小节点的制程。这些先进的制程技术通常需要更大直径的硅晶圆（例如 300 毫米晶圆）来提高生产效率和降低成本。从技术角度来看，300 毫米晶圆的广泛应用已经使得小直径晶圆的生产变得不再具备经济效益。
从市场需求端来看，除了 AI 驱动的数据中心需求依然强劲以外，其他市场的需求复苏仍然很缓慢，这种分化状态可能还会持续。
另外很大的一个竞争因素是国内晶圆厂的崛起，国内近几年围绕着功率半导体领網域在 6 英寸晶圆厂已经相对成熟，竞争相对加剧起来。例如华润微、士兰微是国内 6 英寸的佼佼者，华润微目前拥有 6 英寸晶圆制造产能约为 23 万片 / 月，士兰微小于和等于 6 英寸的芯片制造产能中排在全球第二位。此外还有一众 6 英寸的厂商，如方正微、上海先进、燕东微、北一半导体、捷捷半导体等等。与此同时，大陆厂商近年来逐渐向 8 英寸和 12 英寸布局，将渐渐吞噬更大尺寸晶圆的市场份额。
Siltronic AG 和 SUMCO 等大厂通过调整产能和优化生产线，力图维持竞争优势。这一现象不仅反映了市场规模的集中化，也可能意味着行业中的竞争压力加大，厂商不得不更加注重效率和技术的创新。
了不起的晶圆尺寸进化
半导体的发展历史可以说与电路尺寸的缩小以及晶圆尺寸的增大相辅相成，一代技术依赖于一代工艺，而一代工艺依赖于一代材料和设备来实现。硅晶圆是现代半导体工业的基础，也是所有电子应用芯片的基础。
硅晶圆首次应用于半导体制造始于 20 世纪 60 年代初，当时 1 英寸（25.4 毫米）是标准直径。1 英寸晶圆实现了第一批集成电路（IC），但是每个芯片的晶体管数量有限，缺陷密度高，需要手动装载到加工设备中，每片晶圆仅能生产少量芯片。
到 20 世纪 70 年代，行业转向了 2 英寸（50.8 毫米）和 3 英寸（76.2 毫米）晶圆。他们相比 1 英寸，除了晶圆面积增加外，开始采用自动化晶圆处理方法，减少了缺陷，提高芯片良率。在 10 微米以上的最小特征尺寸下，每个芯片包含数十个晶体管。主要用于早期的微处理器和存储芯片。
随着个人电腦革命在 20 世纪 80 年代引爆硅芯片需求，进一步的成本改善推动了 4 英寸（100 毫米）晶圆的采用。这一阶段开始，晶圆行业确立了数十年的晶圆尺寸标准。4 英寸晶圆允许每个晶圆生产数百个芯片，芯片尺寸小于 5 毫米，实现了 RAM 和微处理器性能的提升，晶体管数量达到数十万，特征尺寸常规缩小到 2 微米以下。
到 20 世纪 90 年代初，4 英寸晶圆已将制造生产线推向极限。接下来行业开始转向 6 英寸（150 毫米）晶圆，当时正值个人计算进入其主流采用的最大阶段，英特尔是引领转型并为大量工作付费的公司。6 英寸晶圆进一步提高了每个晶圆的芯片数量，设计规则降至 1 微米以下，0.5 微米很常见，提高了 DRAM 密度和性能。这一时期，六英寸晶圆因其价格适中、工艺成熟，成为许多半导体厂商的首选。它广泛应用于内存芯片、模拟芯片、功率器件、传感器等多个领網域。随着半导体行业的高速发展，六英寸晶圆作为基础材料，支撑了当时许多技术的创新与进步。
直径分别为 2、4、6 和 8 英寸的晶圆片（从左到右）。来源：维基百科
到 21 世纪初，8 英寸（200 毫米）的晶圆开始兴起，IBM 是研发的领头羊。8 英寸晶圆的表面积比 6 英寸增加了四倍。实现了 90 纳米 /65 纳米工艺节点，每个芯片包含数十亿个晶体管。当时领先的晶圆厂产能只集中在少数 IDM 手中，代工厂和外包组装 / 测试提供商也广泛使用。PC 平台上千兆位以上的 DRAM 密度成为主流。
然后就是更大尺寸，12 英寸（300 毫米）晶圆成为当今的标准。12 英寸比 8 英寸晶圆多 2.25 倍，现在广泛应用于 10 纳米以下的 FinFET 节点，允许将 1 亿多个晶体管封装到单个芯片，允许常规创建包含 100 亿多个晶体管的处理器 /DRAM，也推动了 2010 年代后期的智能手机 / 移动革命。
自 2002 年左右以来，大多数新工厂都使用 12 英寸晶圆（300 毫米）。投资 300 毫米晶圆是否合理的标准不是工艺的产生，而是产量。例如，博世的德累斯顿工厂就是 300 毫米晶圆，尽管它主要服务于汽车行业，而汽车行业通常是采用传统节点。
从 1 英寸到 8 英寸再到 12 英寸，这种转变代表着摩尔定律达到了一个显著的产能水平，更大的晶圆一直是年复一年提供更强大、更实惠的半导体的关键载体。
在 300 毫米时，大量成本被转嫁到设备公司身上，而他们要花很长时间才能收回投资。而如果要向下一代更大尺寸的晶圆过渡，也就是 450 毫米，设备公司仍然是主要的承担者，他们需要在前期研发上投入巨额资金，而这些资金只有在销售足够多的工具后才能随着时间的推移收回，他们是不愿意这么做的。
2012 年，五家公司英特尔、台积电、三星、格罗方德和 IBM 牵头了全球 450 毫米联盟 ( G450C ) ，向 450 毫米进军。然而，2014 年，作为 450 毫米主要推动者之一的英特尔，由于晶圆厂利用率很低，晶圆厂 42 号空置，他们撤出了 450 毫米的资源，台积电也退出了，设备公司暂停了开发工作，450 毫米就此消亡。
因此，短时间内，晶圆尺寸会停留在 300 毫米很久。1997 年的一项旧 SEMATECH 研究表明，晶圆尺寸可保持生产约 24 年，以便每个人都可以收回投资。所以目前国际大晶圆厂都开始将产能集中于 300 毫米。
未来晶圆需求增长靠什么？
随着半导体技术的不断进步，晶圆键合技术日益成为推动高性能和大容量芯片发展的核心技术之一，特别是在背面供电、HBM、3D NAND 和 3D CIS 等领網域。这些技术的应用不仅提升了芯片性能，同时也大幅度增加了对晶圆的需求。
首先在逻辑领網域，背面供电技术的提出和采用将会增大对晶圆的需求。背面电源通过将电源互连与前端互连分开，避免随着技术缩小而增加的互连电阻。这一技术要使用 2 到 3 个晶圆来实现更高效的电源管理和信号传输。
在 DRAM 领網域，HBM 会随着 AI 芯片的需求快速增长，堆叠 8 至 12 层 DRAM 芯片放置在控制逻辑上方，能够实现更小的芯片面积、更大的存储容量以及更高的处理速度。根据 SUMCO 的统计预测，预计 2023-2027 年高端 DRAM 和 HBM 晶圆的需求将继续增长，年均复合增长率（CAGR）为 7%。使用 EUV 的 DRAM 晶圆要比没有 EUV 技术的 DRAM 需求高一些。
DRAM 对 300 毫米晶圆的需求趋势（来源：SUMCO 2024 财报）
晶圆键合技术未来几年内在 NAND 的生产中也会越来越重要，特别是在满足高性能和大容量存储需求的过程中。通过将分别制造的内存元素和控制电路进行键合，形成一个完整的 NAND 芯片，从而减少了互连长度并提高了速度。在此过程中，使用两片晶圆（内存和逻辑）结构将成为主流技术。预计 2023-2027 年期间，晶圆键合的需求将保持增长，年均复合增长率（CAGR）为 6%。
（来源：SUMCO 2024 财报）
在 CIS 领網域，晶圆键合技术同样发挥着重要作用。通过将光电二极管与逻辑 /ADC 或逻辑 /ISP 堆叠，可以最大化光电二极管的面积，并提升视频处理速度。为实现这一目标，CIS 芯片的生产通常需要使用 3 个晶圆（光电二极管 + 逻辑 + 逻辑）。
结语
在现代半导体产业的激烈竞争中，高效、低成本和快速迭代已成为核心目标，这使得 6 英寸晶圆逐渐难以跟上行业发展的步伐。也因此，越来越多的制造商将生产线转向更大直径的晶圆，以适应更先进的制造工艺。不过，6 英寸晶圆在一些传统且对成本敏感的领網域，如功率器件、传感器和汽车电子等，仍然拥有相对稳定的需求，这些领網域的市场潜力仍能为大陆的 6 英寸晶圆带来一波红利。然而，随着市场逐渐饱和，6 英寸晶圆进入 " 红海 " 竞争已是迟早的事，真正的长远竞争力则依赖于向 8 英寸、12 英寸晶圆的转型与更新。
本文参考
【1】The Gradual Growth of Silicon Wafer Sizes: An Evolutionary History，
【2】Whatever Happened to 450mm Wafers?
