今天小編分享的科技經驗：六英寸晶圓，退出歷史舞台？，歡迎閱讀。
大約 25 年前，矽晶圓市場一半以上的份額是由直徑最大為 6 英寸（150 毫米）的晶圓組成。根據行業組織 SEMI 發布的數據，如今這一比例不到 5%。而随着越來越多的矽片大廠逐漸砍掉 6 英寸廠，6 英寸晶圓，一個時代的落幕已然有所端倪。
大廠逐漸抛棄 6 英寸
2024 年 3 月 22 日，德國矽片廠商 Siltronic AG 宣布計劃逐步停止其博格豪森工廠的抛光和外延小直徑晶圓的生產，預計将于 2025 年 7 月 31 日徹底停止較小晶圓的生產。Siltronic 目前生產的晶圓直徑為 300 毫米、200 毫米，以及直徑小于 150 毫米的較小晶圓 ( SD ) 。
"Siltronic 的較小晶圓生產始于 1968 年的博格豪森。過去多年來，較小晶圓做出了貢獻。然而，由于結構變化和創新，晶圓行業發生了重大變化。需求越來越多地轉向直徑更大、性能更好的晶圓，預計 300 毫米晶圓的年平均產量增長率為 6%，而 SD 晶圓的生命周期即将結束。這導致產量顯着下降，最近對收益產生了負面影響，所以才做出此決定。"Siltronic AG 首席執行官 Michael Heckmeier 博士評論道。
小直徑晶圓約有 400 名員工，其中約一半是固定期限和臨時合同。Siltronic 的目标是通過人口結構變化和部分退休以對社會負責的方式減少核心員工，并避免因運營原因裁員。
而就在近日，全球第二大矽片廠日本的 SUMCO 也在 2 月 10 日宣布重組宮崎工廠 200 毫米及以下尺寸矽晶圓的生產。具體而言，200 毫米晶圓生產将在 2026 年底前結束，生產将轉移至長崎和伊萬裡等工廠；150 毫米晶圓生產将轉移至印度尼西亞工廠；125 毫米及其他晶圓生產将因盈利能力不足而撤出；單晶矽生產将繼續進行，但晶圓加工将轉移到其他地點。受到重組影響的員工将被重新分配到 300 毫米晶圓的生產操作中。本次重組導致 2024 财年發生了總額 58 億日元的非經常性損失，其中包括因庫存減值計提的 46 億日元損失，以及 12 億日元的其他虧損。
100 毫米、125 毫米、150 毫米直徑晶圓的需求呈現下降趨勢（來源：SUMCO）
SiC 巨頭 WolfSpeed 是全球最大的 SiC 襯底晶圓供應商，去年也關閉了 2 座 6 英寸 SiC 廠，裁員 20%。包括 Wolfspeed、意法半導體（ST）和羅姆在内的全球領先 IDM 廠商均開始量產 8 英寸 SiC 晶圓，以增強其競争優勢。
雖然前幾年也有不少廠商關閉 6 英寸廠，例如德州儀器、瑞薩、安森美出售等等，但是矽片廠商作為第三方供應商，與 IDM 廠商相比，它們的生產調整更多地反映了市場需求變化與技術趨勢的直接反應。無論是日本的 SUMCO、Siltronic AG 還是 Wolfsppeed，他們在較小直徑晶圓片的生產轉變，有幾個共同的因素：
一個是技術的轉變需要以及市場對小尺寸晶圓片需求的疲軟，越來越多的半導體制造商開始向更先進的制程技術過渡，例如 7nm、5nm 甚至更小節點的制程。這些先進的制程技術通常需要更大直徑的矽晶圓（例如 300 毫米晶圓）來提高生產效率和降低成本。從技術角度來看，300 毫米晶圓的廣泛應用已經使得小直徑晶圓的生產變得不再具備經濟效益。
從市場需求端來看，除了 AI 驅動的數據中心需求依然強勁以外，其他市場的需求復蘇仍然很緩慢，這種分化狀态可能還會持續。
另外很大的一個競争因素是國内晶圓廠的崛起，國内近幾年圍繞着功率半導體領網域在 6 英寸晶圓廠已經相對成熟，競争相對加劇起來。例如華潤微、士蘭微是國内 6 英寸的佼佼者，華潤微目前擁有 6 英寸晶圓制造產能約為 23 萬片 / 月，士蘭微小于和等于 6 英寸的芯片制造產能中排在全球第二位。此外還有一眾 6 英寸的廠商，如方正微、上海先進、燕東微、北一半導體、捷捷半導體等等。與此同時，大陸廠商近年來逐漸向 8 英寸和 12 英寸布局，将漸漸吞噬更大尺寸晶圓的市場份額。
Siltronic AG 和 SUMCO 等大廠通過調整產能和優化生產線，力圖維持競争優勢。這一現象不僅反映了市場規模的集中化，也可能意味着行業中的競争壓力加大，廠商不得不更加注重效率和技術的創新。
了不起的晶圓尺寸進化
半導體的發展歷史可以說與電路尺寸的縮小以及晶圓尺寸的增大相輔相成，一代技術依賴于一代工藝，而一代工藝依賴于一代材料和設備來實現。矽晶圓是現代半導體工業的基礎，也是所有電子應用芯片的基礎。
矽晶圓首次應用于半導體制造始于 20 世紀 60 年代初，當時 1 英寸（25.4 毫米）是标準直徑。1 英寸晶圓實現了第一批集成電路（IC），但是每個芯片的晶體管數量有限，缺陷密度高，需要手動裝載到加工設備中，每片晶圓僅能生產少量芯片。
到 20 世紀 70 年代，行業轉向了 2 英寸（50.8 毫米）和 3 英寸（76.2 毫米）晶圓。他們相比 1 英寸，除了晶圓面積增加外，開始采用自動化晶圓處理方法，減少了缺陷，提高芯片良率。在 10 微米以上的最小特征尺寸下，每個芯片包含數十個晶體管。主要用于早期的微處理器和存儲芯片。
随着個人電腦革命在 20 世紀 80 年代引爆矽芯片需求，進一步的成本改善推動了 4 英寸（100 毫米）晶圓的采用。這一階段開始，晶圓行業确立了數十年的晶圓尺寸标準。4 英寸晶圓允許每個晶圓生產數百個芯片，芯片尺寸小于 5 毫米，實現了 RAM 和微處理器性能的提升，晶體管數量達到數十萬，特征尺寸常規縮小到 2 微米以下。
到 20 世紀 90 年代初，4 英寸晶圓已将制造生產線推向極限。接下來行業開始轉向 6 英寸（150 毫米）晶圓，當時正值個人計算進入其主流采用的最大階段，英特爾是引領轉型并為大量工作付費的公司。6 英寸晶圓進一步提高了每個晶圓的芯片數量，設計規則降至 1 微米以下，0.5 微米很常見，提高了 DRAM 密度和性能。這一時期，六英寸晶圓因其價格适中、工藝成熟，成為許多半導體廠商的首選。它廣泛應用于内存芯片、模拟芯片、功率器件、傳感器等多個領網域。随着半導體行業的高速發展，六英寸晶圓作為基礎材料，支撐了當時許多技術的創新與進步。
直徑分别為 2、4、6 和 8 英寸的晶圓片（從左到右）。來源：維基百科
到 21 世紀初，8 英寸（200 毫米）的晶圓開始興起，IBM 是研發的領頭羊。8 英寸晶圓的表面積比 6 英寸增加了四倍。實現了 90 納米 /65 納米工藝節點，每個芯片包含數十億個晶體管。當時領先的晶圓廠產能只集中在少數 IDM 手中，代工廠和外包組裝 / 測試提供商也廣泛使用。PC 平台上千兆位以上的 DRAM 密度成為主流。
然後就是更大尺寸，12 英寸（300 毫米）晶圓成為當今的标準。12 英寸比 8 英寸晶圓多 2.25 倍，現在廣泛應用于 10 納米以下的 FinFET 節點，允許将 1 億多個晶體管封裝到單個芯片，允許常規創建包含 100 億多個晶體管的處理器 /DRAM，也推動了 2010 年代後期的智能手機 / 移動革命。
自 2002 年左右以來，大多數新工廠都使用 12 英寸晶圓（300 毫米）。投資 300 毫米晶圓是否合理的标準不是工藝的產生，而是產量。例如，博世的德累斯頓工廠就是 300 毫米晶圓，盡管它主要服務于汽車行業，而汽車行業通常是采用傳統節點。
從 1 英寸到 8 英寸再到 12 英寸，這種轉變代表着摩爾定律達到了一個顯著的產能水平，更大的晶圓一直是年復一年提供更強大、更實惠的半導體的關鍵載體。
在 300 毫米時，大量成本被轉嫁到設備公司身上，而他們要花很長時間才能收回投資。而如果要向下一代更大尺寸的晶圓過渡，也就是 450 毫米，設備公司仍然是主要的承擔者，他們需要在前期研發上投入巨額資金，而這些資金只有在銷售足夠多的工具後才能随着時間的推移收回，他們是不願意這麼做的。
2012 年，五家公司英特爾、台積電、三星、格羅方德和 IBM 牽頭了全球 450 毫米聯盟 ( G450C ) ，向 450 毫米進軍。然而，2014 年，作為 450 毫米主要推動者之一的英特爾，由于晶圓廠利用率很低，晶圓廠 42 号空置，他們撤出了 450 毫米的資源，台積電也退出了，設備公司暫停了開發工作，450 毫米就此消亡。
因此，短時間内，晶圓尺寸會停留在 300 毫米很久。1997 年的一項舊 SEMATECH 研究表明，晶圓尺寸可保持生產約 24 年，以便每個人都可以收回投資。所以目前國際大晶圓廠都開始将產能集中于 300 毫米。
未來晶圓需求增長靠什麼？
随着半導體技術的不斷進步，晶圓鍵合技術日益成為推動高性能和大容量芯片發展的核心技術之一，特别是在背面供電、HBM、3D NAND 和 3D CIS 等領網域。這些技術的應用不僅提升了芯片性能，同時也大幅度增加了對晶圓的需求。
首先在邏輯領網域，背面供電技術的提出和采用将會增大對晶圓的需求。背面電源通過将電源互連與前端互連分開，避免随着技術縮小而增加的互連電阻。這一技術要使用 2 到 3 個晶圓來實現更高效的電源管理和信号傳輸。
在 DRAM 領網域，HBM 會随着 AI 芯片的需求快速增長，堆疊 8 至 12 層 DRAM 芯片放置在控制邏輯上方，能夠實現更小的芯片面積、更大的存儲容量以及更高的處理速度。根據 SUMCO 的統計預測，預計 2023-2027 年高端 DRAM 和 HBM 晶圓的需求将繼續增長，年均復合增長率（CAGR）為 7%。使用 EUV 的 DRAM 晶圓要比沒有 EUV 技術的 DRAM 需求高一些。
DRAM 對 300 毫米晶圓的需求趨勢（來源：SUMCO 2024 财報）
晶圓鍵合技術未來幾年内在 NAND 的生產中也會越來越重要，特别是在滿足高性能和大容量存儲需求的過程中。通過将分别制造的内存元素和控制電路進行鍵合，形成一個完整的 NAND 芯片，從而減少了互連長度并提高了速度。在此過程中，使用兩片晶圓（内存和邏輯）結構将成為主流技術。預計 2023-2027 年期間，晶圓鍵合的需求将保持增長，年均復合增長率（CAGR）為 6%。
（來源：SUMCO 2024 财報）
在 CIS 領網域，晶圓鍵合技術同樣發揮着重要作用。通過将光電二極管與邏輯 /ADC 或邏輯 /ISP 堆疊，可以最大化光電二極管的面積，并提升視頻處理速度。為實現這一目标，CIS 芯片的生產通常需要使用 3 個晶圓（光電二極管 + 邏輯 + 邏輯）。
結語
在現代半導體產業的激烈競争中，高效、低成本和快速迭代已成為核心目标，這使得 6 英寸晶圓逐漸難以跟上行業發展的步伐。也因此，越來越多的制造商将生產線轉向更大直徑的晶圓，以适應更先進的制造工藝。不過，6 英寸晶圓在一些傳統且對成本敏感的領網域，如功率器件、傳感器和汽車電子等，仍然擁有相對穩定的需求，這些領網域的市場潛力仍能為大陸的 6 英寸晶圓帶來一波紅利。然而，随着市場逐漸飽和，6 英寸晶圓進入 " 紅海 " 競争已是遲早的事，真正的長遠競争力則依賴于向 8 英寸、12 英寸晶圓的轉型與更新。
本文參考
【1】The Gradual Growth of Silicon Wafer Sizes: An Evolutionary History，
【2】Whatever Happened to 450mm Wafers?
