今天小編分享的科技經驗：國產手機突破7nm芯片，用了什麼“魔法”，歡迎閲讀。
" 芯事重重 " 是騰訊科技半導體產業研究策劃，本期聚焦蘋果 Vision Pro 的芯片設計理念、功耗難題以及蘋果對抗功耗的產品理念。
華為 Mate 60 Pro 搭載的麒麟 9000S 處理器将公眾視線聚焦到了國產芯片制造之上。
跑分軟體讀取的數據、第三方拆解報告等諸多線索交叉顯示，麒麟 9000S 是一顆 7nm 工藝芯片，它的產地清楚的标注這中國大陸，然而專用于生產 7nm 芯片的 EUV 早就于 2019 年對中國出口管制，中國的芯片代工企業只能獲取到 193nm 光源的 DUV 光刻機，且這個出口管制的口子仍在不斷收緊。日前，荷蘭光刻機制造商 ASML 确認，到 2024 年将無法向中國客户交付 DUV 光刻機。
問題來了，這顆 7nm 芯片是如何生產出來的？
7nm 工藝麒麟 9000S 的出現，大致有兩種可能，一種是國產 EUV 光刻機實現突破，另一種是芯片制造商在 DUV 上，采用了特殊 " 魔法 "，變相生產出了 7nm 工藝芯片。
從客觀情況來看，後一種推測的可能性，要遠遠大于前一種，這一點在《中國芯片，只缺光刻機？》這篇文章中我也提到過，我們不單純是缺光刻機，也包括它的配套，基礎研究等突破，且即便 EUV 光刻機完成研發，到用于商用芯片的大規模量產，這個過程也不是一兩年就能完成的事情。
所以本篇文章，我們将着重聚焦講解用來生產 28nm 芯片 DUV 光刻機，為什麼能夠生產 7nm 芯片？以及順便聊一聊為什麼又説 7nm，28nm 這些工藝節點的命名是一個文字遊戲。為了幫助大家理解，我們先從鋪墊一下芯片制造相關的知識點，包括光刻原理、光刻流程。
01 重識光刻
用 193nm 的 DUV（深紫外）光刻機，覆蓋的是 28nm 及以上工藝節點，用 DUV 制造 7nm 工藝的芯片，這聽起來是不可能完成的任務，因為商用的 DUV 光刻機光源的最短波長為 193nm，與 7nm 有 28 倍的差距，看似無法突破，但業界确實用 DUV 制造出了 7nm 芯片，這是怎麼實現的呢？
光刻的基本原理，紅色為光刻膠，黃色為金屬層，灰色為晶圓（襯底），圖 3 上方為掩膜版
首先簡要介紹一下光刻機的原理和芯片生產的光刻流程。光刻的原理跟傳統膠片電影放映有點相似，放映電影是把圖案從電影膠片透射到銀幕上，而光刻則是将圖案從掩膜版透射到晶圓表面，從而在晶圓表面上加工出特定的圖案和線條（如上圖）。
具體來説，首先是制作光刻所需的掩膜版，這相當于膠片。這需要将芯片版圖用金屬鉻刻蝕到一種特殊的玻璃上，做出掩膜版。然後用紫外光透過掩膜版照射到下方的晶圓上。
掩膜版上的圖案（也就是鍍鉻的部分）遮擋了一部分光線，而沒有被遮擋的圖案可以将光線透過去，這樣電路圖案就轉移到了晶圓表面。而晶圓表面預先塗覆了光刻膠，被照射到的光刻膠發生化學反應，被化學溶液腐蝕清洗掉，露出了下方的晶圓，能被後續的工序刻蝕掉，從而在晶圓上加工出對應的圖案和線條。
這樣就可以一層一層加工出晶體管、金屬互連線等芯片結構。
為了加工更小尺寸的晶體管，需要縮短紫外光的波長，這樣照射在光刻膠上加工出來的線條才會更精細。
早期的紫外光的波長為 436nm 的 g 線，能加工工藝尺寸 500nm 以上的晶體管。随着晶體管尺寸繼續縮小，光刻機上的紫外光源的波長縮短到了 405nm 的 g 線和 365nm 的 i 線。當晶體管工藝尺寸縮小到了 250nm 以下，對應需要紫外光源的波長縮短到 248nm 和 193nm，也就是深紫外光（DUV）的範圍。
02 "7nm" 的文字遊戲
其次要和大家強調一下，芯片制造商工藝節點的概念，也就是 7nm、14nm、28nm 等等，是晶圓制造廠為了标識芯片加工技術所起的一個名字或者規格。
20 世紀 90 年代中後期，工藝節點是芯片廠能實現的晶體管栅極最小長度 ( 線寬 ) ，簡稱栅長。但是現在的 7nm 工藝節點不真正等于數學上的 7nm，在 7nm 工藝芯片上的每個晶體管尺寸都遠大于 7nm，"7nm" 只是一個 " 标籤 "。
7nm 之所淪為一個标籤，離不開 20 世紀 90 年代以來半導體制造商制定的命名規範。
按照摩爾定律和登納德縮小規則，每過一代栅長就縮小為上一代的 70%，如果上一代晶體管的栅長是 1 微米，那麼下一代是 0.7 微米，這樣每個晶體管的面積剛好減半，或者讓元件數量翻倍。
到了 2005 年，半導體制造廠發現，栅長無法按照每代減小為 70% 的節奏繼續縮短，因為栅長越短，漏電流就越大，芯片過熱問題就越嚴重。可是業界已經習慣了每次更新就乘以 0.7 的做法，于是半導體制造商不管下一代的栅長是否能縮小為 70%，就直接将上一代工藝節點乘以 0.7 作為新的工藝節點，所以我們有了 32nm、22nm、14nm、10nm、7nm 等工藝節點名稱。
。
台積電的 7 納米工藝：CPP=57nm，MMP=40nm
既然工藝節點無法真實地反映晶體管尺寸，那麼業界用什麼尺寸來表示晶體管大小呢？實際上，業界會用工藝栅間距（CPP）和金屬間距（MMP）用兩個尺寸來共同表示（如上圖），它們相當于一個長方形的長和寬，二者的乘積決定了晶體管的面積。例如，台積電的 7nm 工藝栅間距（CPP）等于 57nm，金屬間距（MMP）是 40nm。三星也差不多，這兩個數據分别是 54nm 和 36nm，都遠遠大于半導體制造廠所标稱的 7nm。
主要芯片制造商在不同節點上，對應的晶體管密度，英特爾、台積電和三星 10nm 節點，對應每平方毫米上的晶體管數量分别為 106 萬、53 萬和 52 萬。
過去英特爾比較實在，習慣用溝道長度（比栅長小）來定義節點，有説法是為了緊扣摩爾定律，不論原因如何，命名上總比競争對手們吃虧。
比如，英特爾的 10nm，晶體管密度比台積電和三星的 7nm 還要多（如上圖），但從營銷的邏輯來説，别人都説 7nm，英特爾説自己是 10nm，吃了個 " 沒文化 " 的虧，所以後來英特爾也跟着對手們，改用 intel 4、intel 3 這樣的節點命名方式。
上面闡釋的這些，只是想告訴你，節點的命名，就是一個文字遊戲，7nm 工藝對應的最小金屬間距在 36nm-40nm 左右。
有了這個認知，我們就可以來講講前面提到的 193nm DUV 光刻機，和要制造的 7nm 芯片之間的關系。或者這樣説，DUV 生產 7nm 芯片，實際上是利用 193nm 光源的光刻機，生產金屬間距 36nm-40nm 的芯片。
193nm 光源，和 36nm 的金屬間距中間，差 5 倍左右，如何跨越這個差距？這裏就不得不提 DUV 幹式光刻機到 DUV 浸沒式光刻機的迭代了。
DUV 光刻機的光源波長雖然為 193nm，但是光在水中會發生折射，波長則會縮短。193nm 的紫外光在水中的折射率為 1.44，波長為 134nm。根據這一原理，林本堅在 1987 年提出了浸沒式光刻，即在晶圓表面和透鏡之間增加一層超純水，讓紫外光折射，從而将波長降低為 134nm，2003 年荷蘭的 ASML 基于這項研究，第一個實現了浸沒式光刻機。
從 DUV 幹式光刻機到 DUV 浸沒式光刻機，從 193nm 光源波長到 134nm 波長的紫外光，這與 36nm 的金屬間距的差距再度縮小至 4 倍。
03 多重曝光搞定 " 最後一公裏 "
浸沒式光刻機的出現，再次縮小了和 "7nm" 工藝的差距，但行業仍無法直接用這種光刻機加工出大家口中的 "7nm" 芯片，如果芯片制造商真要制造傳聞的 7nm 麒麟 9000S，雙重曝光和多重曝光必不可少。
為了解釋雙重曝光技術，讓我們舉一個照相的例子。假設你是一個攝影師，要拍攝一幅運動會隊列的照片，這個隊列只有 20 個人，按照 2 米的間距站開，顯得非常稀疏，怎麼拍出 40 個人的感覺？你有一種解決方案，先拍完第一張，然後再讓每個人平移 1 米，拍出另一張，随後通過軟體，将兩張照片合成在一起。
雙重曝光技術也可以如法炮制。使用一組掩膜版，加工出間隔 134nm 的線條，再使用另外一組掩膜版，平移一段距離加工出另外一組間隔 134nm 的線條，二者組合起來，就有了間隔 67nm 的線條，這距離 36nm 又前進了一步。從 22/20nm 開始，業界開始導入雙重曝光技術。
為了實現雙重曝光技術，業界開發出了 LELE 法（光刻 - 刻蝕 - 光刻 - 刻蝕），它需要塗兩次光刻膠，曝光兩次，第一次曝光在硬掩膜上復制圖形，第二次曝光在光刻膠上復制出最小線寬圖案。但是由于使用兩次曝光設備，大大推高了制造成本，花費的時間也更久。要知道光刻占整個制造時間的 50% 左右，增加一倍的曝光會大大延長整個制造時間。
為此，業界又開發出了效率更高的自對準雙重圖形化法（SAPD），這種方法将兩次塗光刻膠減少到了一次，它利用化學氣相沉積（CVD）技術将氧化硅沉積在第一次塗的光刻膠周圍，自然地形成了對準後的加工位置，從而能實現第二次圖形加工。
有了這些技術，雙重曝光就能加工出 67nm 的金屬間距，不過這距離 36nm 還差了兩倍，怎麼去突破最後的這 2 倍的差距？
有一個簡單粗暴的方法，就是再做一次雙重曝光，總共做四重曝光，就能再一次将 67nm 減半，加工出最小 34nm 的線條，剛好符合加工 7nm 所需的 36nm 的金屬間距。
不過這個方法要付出的代價實在太大了，曝光時間是單重曝光的 4 倍，需要制備更多的掩膜版，每次曝光都需要更多的配套工序（光刻膠塗覆、軟烘烤、對準、顯影、甩幹、硬烘烤、圖形檢測等），所需的全部制造工序從幾百道增加到上千道，大大增大了制造的時間成本和物力成本。此外，曝光時間的增加會使鏡頭發熱增大，温度升高又會導致鏡頭光路變形，套刻精度更難以控制，與之匹配的薄膜和刻蝕工藝難度也大大增加。還有，以上的計算沒有考慮數值孔徑（NA）對光刻精度的影響（這部分不涉及多重曝光的理解，故本文不對套刻精度、數值孔徑詳細展開）。為了提高數值孔徑，還需要把鏡頭做得更大。
基于多重曝光技術，台積電于 2016 年 6 月開始用 DUV 生產 7nm 芯片（N7），三星則于 2018 年開始用 DUV 量產 7nm 芯片（7LPP）。至此，用 DUV 實現 7nm 工藝才成為現實。
一句話總結，雖然可以通過多重曝光的手段，利用 193nm 光源的 DUV，生產 7nm 芯片，但時間、材料、人力成本都會大大增加，且由于工序極大的增加，良率也會受到影響。
作為對比，EUV 的波長只有 13.5nm，一次曝光就能做出 7nm 芯片，只不過 EUV 吊足了晶圓廠的胃口，直到 2020 年才正式在 5nm 工藝上使用。在此之前 GlobalFoundry 失去了耐心，宣布由于高昂的成本停止 7nm 技術的開發。
04 DUV 能突破 5nm 工藝嗎？
不過，這還不是故事的全部。
除了多重曝光技術，用 DUV 加工 7nm 工藝還需要很多技術的配合才能實現，包括相位移模板（PSM）、離軸光照、光學臨近校正（OPC）、優化光圈和光刻圖形（SMO）等，這幾項技術催生了一門新的子學科：計算光刻。它所需的龐大數據使得英偉達的 GPU 芯片也成為了計算所需的工具 , 其推出 cuLitho 軟體加速庫，宣稱可以将計算光刻的用時提速 40 倍。
之所以需要計算光刻，是因為當掩膜版上的線條變得很小時，紫外光通過掩膜版時會產生偏差，讓光刻圖形畸變。為此研究人員想到了一個方法，預先計算出掩膜版上可能的畸變，從而逆向地設計光刻所需的掩膜版的最佳形狀，提前抵消這些畸變，這叫做逆向光刻計算，而這需要非常龐大的計算量，普通的計算機根本無力承擔，研究人員不得不使用超級計算機和雲計算。
與此同時，研究人員又将人工智能的機器學習算法應用到計算光刻上來。新一代的卷積人工神經網絡被應用于光刻工藝模型、掩模優化、SEM 數據處理等方面，而訓練數據又需要龐大的 GPU 芯片組。除了器件層面的優化，研究人員甚至還将電路設計中要考慮的因素也融入到器件制造中來，在電路設計階段就考慮對制造和光刻的影響，這叫做 DTCO（設計與工藝技術協同優化），而這又需要 EDA 廠商更新算法和軟體。
可以説，為了讓 DUV 能制造出 7nm 工藝芯片，業界已經無所不用其極。下一步如果繼續采用 DUV 制造 5nm 工藝芯片，四重曝光也不夠了，需要 6-8 重曝光，以及更多的掩膜版，更長的光刻時間，更高的物力成本，這已成為不堪忍受之重。所以 5nm 芯片出來時，剛好 EUV 光刻機也準備好了，才将業界從繁瑣的多重曝光下解脱出來，而 7nm 工藝也成為目前業界使用 DUV 制造出來的最後一代工藝。
