今天小編分享的科技經驗：從入門到放棄，芯片的詳細制造流程！，歡迎閱讀。
上一期，小棗君介紹了晶圓的制備流程（鏈接）。
矽錠和晶圓
今天，我們繼續往下講，說說芯片（晶粒）的制作流程。
這個環節，是芯片制造過程中最難的部分。我盡量講得通俗易懂一些，也希望大家能耐心看完。
█ 氧化
首先，在切割和抛光後的晶圓上，我們要先做一層氧化。
氧化的目的，是在脆弱的晶圓表面，形成一層保護膜（氧化層）。氧化層可以防止晶圓受到化學雜質、漏電流和刻蝕等影響。
氧化的工藝，包括熱氧化法、等離子體增強化學氣相沉積法（PECVD）、電化學陽極氧化等。
其中，最常用的是熱氧化法，即在800~1200°C的高溫下，形成一層薄而均勻的二氧化矽層。
根據氧化時所使用的氣體，氧化也分為幹法氧化和溼法氧化。
幹法氧化，通過輸入純氧，使其在晶圓表面流動，從矽進行反應，形成二氧化矽層。溼法氧化，是同時使用氧氣和高溶解度的水蒸氣。
幹法氧化的速度慢，但形成的氧化層很薄，而且致密。溼法氧化的速度快，但保護層相對較厚，且密度較低。
目前，幹法氧化是半導體制造中的主流技術。溼法氧化更多用于非關鍵層或特定厚膜需求場景。
█ 光刻（塗膠、前烘、曝光、後烘、顯影）
接下來，終于到了最最最重要的環節——光刻。
我們這幾年一直耿耿于懷被"卡脖子"的光刻機，就和這個環節有關。
所謂"光刻"，其實簡單來說，就是像印刷機一樣，把芯片電路圖給"刻"在晶圓上。
光刻可以分為塗膠、曝光、顯影三個主要步驟。我們逐一來看。
首先，是塗膠。
這個膠，叫做光刻膠，有時候也叫光阻，是一種光敏材料。
光刻膠有兩種類型：正膠和負膠。
正膠，被特定的光束照射（曝光）之後，分子結構會發生變化，變得容易溶解。負膠，恰好相反，被照射之後，會變得難以溶解。大部分情況，用正膠。
塗膠時，先讓晶圓在1000~5000RPM的速度下旋轉。然後，将光刻膠少量倒在晶圓的中心。光刻膠會因為離心力的作用，逐漸擴散到整個晶圓的表面，形成一層1到200微米厚的均勻塗層。
塗膠
值得一提的是，光刻膠也是一個技術含量很高的材料。國内使用的大部分光刻膠都來自日本。
塗膠完成後，會對晶圓進行軟烤加熱，讓光刻膠稍微固化一些。這個步驟叫"前烘"。
接着，該光刻機登場了，要進行曝光。
将晶圓放入光刻機，同時，也将掩模放入光刻機。
掩模，全名叫光刻掩膜版，也叫光阻，英文名mask。它是光刻工藝的核心，也是芯片設計階段的重要輸出物。（後續，小棗君會專門介紹芯片設計階段。）
掩模是一塊帶有不透明材料（如鉻）圖案層的玻璃或石英板。上面的圖案，其實就是芯片的藍圖，也就是集成電路版圖。
掩模
在光刻機中，晶圓和掩模都被精準固定。然後，光刻機的特殊光源（汞蒸氣燈或準分子激光器）會發出光束（紫外線），光束會通過掩模版的镂空部分，以及多層透鏡（将光進行匯聚），最終投射到晶圓的一小塊面積上。
精細的電路圖案，就這樣"投影"在晶圓上。
以正性光刻膠為例，被照射位置的光刻膠，會變得容易溶解。未被照射的光刻膠，則毫發無損。
固定晶圓和掩模的機械位不停地移動，光束不停地照射。最終，在整個晶圓上，完成數十個至數百個芯片的電路"繪制"。
光刻機工作過程
矽片從光刻機出來後，還要經歷一次加熱烘焙的過程（120~180℃的環境下，烘焙20分鍾），簡稱後烘。
後烘的目的，是讓光刻膠中的光化學反應充分完成，彌補曝光強度不足的問題。同時，後烘還能減少光刻膠顯影後，因為駐波效應產生的一圈圈紋路。
接下來，是顯影。
曝光之後，将晶圓浸泡在顯影溶液中。顯影溶液會去除被照射過的光刻膠（正膠），露出圖案。
然後，對晶圓進行衝洗并幹燥，就能夠留下一個精确的電路圖案了。
█ 關于光刻機
這裡插一段，專門說說這個光刻機。
傳統的光刻技術，通常使用深紫外光（DUV）作為光源，波長大約在193nm（納米）。光波的波長，限制了光刻工藝中最小可制造的特征尺寸（即分辨率極限）。随着芯片制程的不斷演進，傳統的DUV光刻技術，逐漸無法滿足要求。
于是，就有了EUV光刻機。
EUV光刻機使用極紫外光（Extreme Ultra-Violet，EUV）作為光源，波長僅為13.5nm，遠遠小于DUV。這使得EUV光刻能夠創建更小的特征尺寸，滿足先進芯片制程（如7nm、5nm、3nm）的制造需求。
EUV光刻對光束的集中度要求極為嚴格，工藝精度要求也非常變态。例如，EUV光刻機用于反射的鏡子長度為30cm（厘米），表面起伏不得超過0.3nm（納米）。相當于修一條從北京到上海的鐵軌，要求鐵軌的起伏不能超過1mm。
極高的技術指标要求，使得EUV光刻機的制造變得非常非常困難。全球範圍内能夠研發和制造EUV光刻機的企業屈指可數。而居于領先地位的，就是大名鼎鼎的荷蘭ASML（阿斯麥）公司。
根據ASML透露的信息，每一台EUV光刻機，擁有10萬個零件、4萬個螺栓、3千條電線、2公裡長軟管。EUV光刻機裡面的絕大多數零件，都是來自各個國家的最先進產品，例如美國的光栅、德國的鏡頭、瑞典的軸承、法國的閥件等。
單台EUV光刻機的造價高達1億美元，重量則為180噸。每次運輸，要動用40個貨櫃、20輛卡車，每次運輸需要3架次貨機才能運完。每次安裝調試，也需要至少一年的時間。
ASML的EUV光刻機產量，一年最高也只有30部，而且還不肯賣給我們。整個芯片產業裡面，"卡脖子"最嚴重的，就是這個EUV光刻機。
█ 刻蝕
好了，繼續聊芯片制造流程。
現在，圖案雖然是顯現出來了，但我們只是去掉了一部分的光刻膠。我們真正要去掉的，是下面的氧化層（未被光刻膠保護的那部分）。
也就是說，我們還要繼續往下"挖洞"。
這時要采用的工藝，就是刻蝕。
刻蝕工藝分為溼法刻蝕和幹法刻蝕兩種。
溼法刻蝕，是将晶圓片浸入到含有特定化學劑的液體溶液中，利用化學反應來溶解掉未被光刻膠保護的半導體結構（氧化膜）。
幹法刻蝕，是使用等離子體或者離子束等來對晶圓片進行轟擊，将未被保護的半導體結構去除。
刻蝕工藝中，有兩個概念需要關注。一是各向同性（各向異性），二是選擇比。
如上圖所示，溼法刻蝕的時候，會朝各個方向進行刻蝕，這就叫"各向同性"。而幹法刻蝕，只朝垂直方向進行刻蝕，叫"各向異性"。顯然後者更好。
刻蝕的時候，既刻蝕了氧化層，也刻蝕了光刻膠。在同一刻蝕條件下，光刻膠的刻蝕速率與被刻蝕材料（氧化層）的刻蝕速率之比，就是選擇比。顯然，我們需要盡可能少刻蝕光刻膠，多刻蝕氧化層。
目前，幹法刻蝕占據了主導地位，是業界的優先選擇。
因為幹法刻蝕具有更強的保真性。而溼法刻蝕的方向難以控制。在類似3nm這樣的先進制程中，容易導致線寬減小，甚至損壞電路，進而降低芯片品質。
█ 摻雜（離子注入）
好啦，"挖洞"的工藝，介紹完了。
此時的晶圓表面，已經被刻出了各式各樣的溝槽和圖形。
接下來，我們再來看看摻雜工藝。
之前介紹芯片基礎知識（半導體芯片，到底是如何工作的？）的時候，小棗君提過，晶體管是芯片的基本組成單元。而每一個晶體管，都是基于PN結。如下圖（MOSFET晶體管，NPN）所示，包括了P阱、N阱、溝道、栅極，等等。
前面的光刻和刻蝕，我們只是挖了洞。接下來，我們要基于這些洞，構造出P阱、N阱。
純矽本身是不導電的，我們需要讓不導電的純矽成為半導體，就必然需要向矽内摻入一些雜質（稱為摻雜劑），改變它的電學特性。
例如，向矽材料内摻入磷、銻和砷，就可以得到N阱。摻入硼、鋁、镓和铟，就可以得到P阱。
N是有自由電子的。P有很多空穴，也有少量的自由電子。通過在通道上加一個栅極，加一個電壓，可以吸引P裡面的電子，形成一個電子的通道（溝道）。在兩個N加電壓，NPN之間就形成了電流。
如下圖所示：
圖中，底下就是P阱襯底。兩個洞是N阱。
也就是說，做這個NPN晶體管時，在最開始氧化之前，就已經采用了離子注入，先把襯底做了硼元素（含少量磷元素）摻雜，變成了P阱襯底。（為了方便閱讀，這個步驟我前面沒講。）
現在，挖洞的部分，就可以做磷元素摻雜，變成N阱。
大家看懂了沒？摻雜的目的，就是創造PN結，創造晶體管。
摻雜，包括熱擴散（Diffusion）和離子注入（Implant）兩種工藝。因為熱擴散工藝因其難以實現選擇性擴散，所以，除特定需求之外，目前大部分都是使用離子注入工藝。
離子注入，就是用高能粒子束，将雜質直接射入到矽片中。
離子源基本上都是注入氣體（因為方便操作），例如磷烷（PH3）或者三氟化硼（BF3）。氣體通過離化反應室時，被高速電子撞擊，氣體分子的電子被撞飛，變成離子狀态。
此時的離子成分比較復雜，包括硼離子、氟離子等。就要通過質譜分析儀，構建磁場，讓離子發生偏轉，把需要的離子挑出來（不同的離子，偏轉角度不一樣），然後撞到晶圓上，完成離子注入。
離子注入機的構造
（來源：《半導體制造技術導論》）
此時，二氧化矽層（氧化層）就變成了離子注入的阻擋層。
離子注入之後，需要将矽表面加熱到900℃，進行退火。
退火，可以讓注入的摻雜離子進一步均勻擴散到矽片中。同時，也可以修復離子注入對晶圓造成的損傷（離子注入時，會破壞矽襯底的晶格）。
█ 薄膜沉積
前面說了那麼多，我們都是在"挖洞"。接下來，我們要開始"蓋樓"。
我們先看一個成品芯片的架構圖（局部示例）：
大家會發現，這是一個非常復雜的立體結構。它有很多很多的層級，有點像大樓，也有點像復雜的立體交通網。
在這個架構的最底下，就是我們前面辛苦打造的矽襯底，也就是基底。
作為芯片大廈的低級，襯底必須有很好的熱穩定性和機械性能，還需要起到一定的電學隔離作用，防幹擾。
襯底上，是大量的晶體管主體部分。在襯底的上層，是大量的核心元件，例如晶體管的源極、漏極和溝道等關鍵部分。
FinFET晶體管（鳍式晶體管）
晶體管的栅極，主要采用的是"多晶矽層"。因為多晶矽材料具有更好的導電性和穩定性，适合控制晶體管的開關态。晶體管的源極、漏極、栅極的連接金屬，通常是鎢。
再往上，我們就需要構建大量的道路（電路），把這些晶體管連接起來，組成復雜的功能電路。
做這個連接電路，當然是金屬比較合适。所以，主要用的是銅等金屬材料。我們姑且将這層，叫做金屬互連層。
全都是金屬，當然容易短路。所以，也需要一些絕緣層（膜），把電路隔離開。
在芯片的最上面，一般還要加一個鈍化層。鈍化層主要發揮保護作用，防止外界（如水汽、雜質等）的污染、氧化和機械損傷。
那麼，這麼多層，到底是如何搭建起來的呢？
答案就是薄膜沉積。
這一層又一層的架構，其實就是一層又一層的薄膜（厚度在次微米到納米級之間）。有的是薄金屬（導電）膜，有的是介電（絕緣）膜。創造這些膜的工藝，就是沉積。
沉積包括化學氣相沉積（CVD）、物理氣相沉積（PVD）和原子層沉積（ALD）。
化學氣相沉積 (CVD) 是通過化學反應，生成固态物質，沉積到晶圓上，形成薄膜。它常用來沉積二氧化矽、氮化矽等絕緣薄膜（層）。
化學氣相沉積示例
化學氣相沉積 (CVD) 的種類非常多。等離子體增強化學氣相沉積（PECVD，前面說氧化的時候，也提到它），是借助等離子體產生反應氣體的一種先進化學氣相沉積方法。
這種方法降低了反應溫度，因此非常适合對溫度敏感的結構。使用等離子體還可以減少沉積次數，往往可以帶來更高質量的薄膜。
物理氣相沉積 (PVD) 是一種物理過程。
在真空環境中，氩離子被加速撞擊靶材，導致靶材原子被濺射出來，并以雪片狀沉積在晶圓表面，形成薄膜，這就是物理氣相沉積。它常用來沉積金屬薄膜（層），實現電氣連接。
濺射沉積示例
通過薄膜沉積技術（如PVD濺射、電鍍）形成金屬層（如銅、鋁）的過程，業内也叫做金屬化，或者金屬互連。
金屬互連包括鋁互聯和銅互連。銅的電阻更低，可靠性更高（更能抵抗電遷移），所以現在是主流選擇。
原子層沉積（ALD），是一種可以将物質以單原子膜形式一層一層的鍍在基底表面的方法，和普通化學沉積有一些相似。
原子層沉積是交替沉積。它先做一次化學沉積，然後用惰性氣體衝掉剩餘氣體，再通入第二種氣體，與吸附在基體表面的第一種氣體發生化學反應。生成塗層。如此反復，每次反應只沉積一層原子。
這種方式的優點是非常精确。它可以通過控制沉積周期的次數，實現薄膜厚度的精确控制。
█ 清洗和抛光
在進行光刻、刻蝕、沉積等工藝的過程中，需要反反復復地進行清洗和抛光。
清洗，采用的是高純度化學溶液，目的是移除其表面殘留的雜質和污染物，确保後續工藝的純淨度。
抛光，是消除晶圓表面的起伏和缺陷，提高光刻的精度和金屬互聯的可靠性，從而實現更高密度更小尺寸的集成電路設計和制造。
上期介紹晶圓制備的時候，我們提到過CMP（化學機械平坦化），也就是采用化學腐蝕、機械研磨相結合的方式，對晶圓表面進行磨抛，實現表面平坦化。
如果沒有CMP過程，這個大廈就是一個"歪樓"。後續工藝都沒辦法進行，做出來的芯片也無法保證品質。
圖片來源：網絡
█ 反復循環
前面說了，芯片包括幾十甚至上百層。
事實上，每一層的搭建，其實就是光刻、蝕刻、沉積、清洗、CMP的反復循環。
如下面的gif動圖所示：
慢動作分解：
大家都看明白了沒？
經過N次的反復循環，芯片這棟大樓，終于"封頂"啦。撒花！撒花！
别高興得太早！"封頂"之後，還有很多"善後"工藝呢！
█ 針測（探針測試）
經過前面的工序之後，晶圓上形成了一個個的方形小格，也就是晶粒（Die）。
"Die"這個詞，大家第一次看到可能會比較驚訝，這不是"死"的意思嘛。
但實際上，它和"死"沒關系。這個"Die"，源自德語"Drahtzug"（拉絲工藝），或與切割動作"Diced"相關。也有說法稱，早期的半導體工程師，會用"Die"形容晶圓上切割出的獨立單元，如同硬币模具。
大廈封頂，第一件事情，當然是測試。
測試是為了檢驗半導體芯片的質量是否達到标準。那些測試不合格的晶粒，不會進入封裝步驟，有助于節省成本和時間。
電子管芯分選（EDS）是一種針對晶圓的測試方法，通常分為五步，具體如下：
第一步，電氣參數監控（EPM）。
EPM會對芯片的每個器件（包括晶體管、電容器和二極管）進行測試，确保其電氣參數達标。EPM提供的電氣特性數據測試結果，将被用于改善工藝效率和產品性能（并非檢測不良產品）。
第二步，晶圓老化測試。
将晶圓置于一定的溫度和電壓下進行測試，可以找出那些可能發生早期缺陷的產品。
第三步，針測（Chip Probing）。
此時的芯片，因為還沒有切割和封裝，其管腳（或稱為墊片）是直接暴露在外的。
所以，針測，就是利用精密的探針台和探針卡，連接芯片管腳與自動化測試設備（ATE）。
ATE會施加預定的測試信号，檢查芯片是否符合預設的性能标準，如工作電壓、電流消耗、信号時序以及特定功能的正确執行。針測還可以進行電性測試（檢測短路、斷路、漏電等缺陷），以及溫度、速度和運動測試。
第四步，修補。
沒錯，有些不良芯片是可以修復的，只需替換掉其中存在問題的元件即可。
第五步，點墨。
未能通過測試的晶粒，需要加上标記。過去，我們需要用特殊墨水标記有缺陷的芯片，保證它們用肉眼即可識别。如今，由系統根據測試數據值，自動進行分揀。
測試之後，芯片制造的前道工藝，就全部完成啦。能堅持看到這裡的，都是真愛啊！
總結一下整個過程，如下圖所示：
下一期，我們就要介紹後道工藝。也就是如何把芯片給切割下來，進行封裝和測試，并最終發貨出去。
敬請期待！
參考文獻：
1、《芯片到底是如何制造出來的？》，新石器公園，B站；
2、《超級長文解析芯片制造全流程》，胡說漫漫談，B站；
3、《用沙子造芯片》，談三圈，B站；
4、《芯片制造工藝流程.圖文詳解》，Semika；
5、《芯片制造流程詳解》，半導體行業觀察；
6、《關于半導體制造過程的步驟、技術和流程的詳解》，愛在七夕時，知乎；
7、《一文讀懂芯片生產全過程》，芯片半導體；
8、《芯片制造的10個關鍵步驟》，中制智庫；
9、《半導體產品制造的八個步驟》，Lam Research；
10、《半導體制造過程的步驟、技術、流程圖》，北港南巷，車規半導體硬體，知乎；
11、《一文讀懂芯片生產流程》，Eleanor羊毛衫；
12、《一顆芯片的誕生》，科技朋克Roy；
13、《芯片制造全流程》，周佳，芯助手；
14、《半導體制造技術》，誇克、瑟達、韓鄭生，電子工業出版社；
15、《圖解入門：半導體制造》，佐藤淳一、王憶文、王姝娅，機械工業出版社；
16、維基百科、youtube、各廠商官網。
