今天小編分享的科技經驗：先進封裝，對半導體產業鏈有多重要？，歡迎閱讀。
本文來自微信公眾号：錦緞（ID：jinduan006），作者：知勇，原文标題：《沒有 EUV 光刻機，也造不了 5nm、3nm，國產芯片如何突破？》，頭圖來自：視覺中國
潮流如暗流，迅猛而至，行業龍頭也被衝擊得手忙腳亂。
當半導體加工的制程微縮遊戲走到盡頭，先進封裝，逐漸成為芯片行業的勝負手。
一、潮流如暗流：黃教主上陣催單，台積電慌忙擴產
年初，任誰也料想不到，今年的半導體產業會如此的冰火兩重天。在今年整個芯片行業由于去庫存滿目哀鴻遍野之際，英偉達的 AI 芯片卻一顆難求，國内互聯網大佬們親自飛往英偉達總部加州，只為多求幾顆 A800 和 H800。
這倒并不是黃教主奇貨可居，奈何是因為整個 AI 芯片行業都受困于台積電產能不夠。
5 月 27 日，黃教主明面上是到台灣大學發表畢業典禮演講，創業大佬給後生的心靈雞湯固然好喝，但實際上，敦促台積電擴產才是老黃此行的核心目的之一。據了解，台積電已經在協調提升產能，預估 2024 年底将衝刺 20 萬片的產能，台積電股東會上 CEO 魏哲家表示，将會在龍潭廠加大力度擴充 CoWoS 產能，竹南 AP6 廠也将加入支援。
不是說芯片代工產能過剩嗎，怎麼還需要老黃親自跑到台積電督戰？與一般的認知不同，這次吃緊的不是台積電 7nm、5nm 這些先進制程的晶圓代工，而是那些以前不被人重視的先進封裝，成為了整個產業鏈的最短板。
在半導體的行業分工中，封裝一直都是鄙視鏈最底部的存在，低附加值高資本開支，芯片企業盡量都是繞道走。
而這次 AI 芯片的缺貨潮使得先進封裝技術代表之一的 CoWoS，第一次走到了聚光燈下，以前這一冷門的名詞，變得家喻戶曉；業内甚至誇張到可以直接通過跟蹤先進封裝 CoWoS 的產能，來預判英偉達的下個季度的業績，然後在英偉達的财報季瘋狂買入看漲期權。
如果自上而下做邏輯推演，那就是：產業巨頭争相進行 AI 的軍備競賽—>AI 軍備競賽需要大量 AI 芯片—>AI 芯片需要台積電代工—>台積電代工被先進封裝 CoWoS 產能制約。
毫不誇張地說，先進封裝一夜烏雞變鳳凰，成為制約 TMT 行業發展的最大瓶頸。
哪怕作為半導體制造無可撼動的大哥，台積電雖然仍在引領先進封裝，但顯然對這一潮流的迅猛之勢準備不足，在客戶的催促下，也只能緊急催單設備商去被動地增加 CoWoS 產能。
這也是第一次，大家不得不正視封裝這個行業。
圖：半導體產業鏈；中泰證券
二、當傳統思路走到盡頭
提高芯片性能最直接的方式盡可能多地增加晶體管的數量，這跟提升電動車續航靠堆更多的電池包别無二致。所以對于半導體行業的發展而言，先進芯片研發的傳統思路，從來都是 " 在晶體管上做文章 "，簡單來說就是在制程微縮的同時擴大芯片面積。
其中，制程微縮的目的是在部門面積上放更多的晶體管，也就是我們常聽到的 14nm、7nm、5nm、3nm，這樣可以把晶體管越做越小，自然部門面積能堆的晶體管就變多了；另外的方式是擴大面積，就是在給定制程的前提下，盡量把芯片做得更大。
可以說過去數十年，我們使用的電腦和手機的邏輯芯片，都是靠這種方法在續命。而這種方法發展到今日，已經無可避免地直接撞上兩大限制。
限制一，制程微縮的邊際收益越來越小。
其實從 28nm 之後，芯片設計中追求更先進的制程的性價比就越來越低了。根據芯原股份的招股書披露的數據，芯片的部門面積成本在 14/16nm 後迅速增加，摩爾定律不斷放緩。随着制程從 28nm 制程演變到 5nm，單次的研發投入也從 5000 萬美元劇增至 5 億美元以上。
先進制程成了燒錢競賽，所以最先進的芯片，只剩下蘋果、英偉達、三星、AMD、英特爾、聯發科、特斯拉、華為等少數幾家企業在做；年初 OPPO 無奈解散旗下的哲庫團隊，便是研發先進芯片高門檻的最好體現。
正是由于先進的投入產出比并不一定合适，所以很多芯片停留在 28nm 之後，便不再一味追求先進制程。
圖：不同工藝節點處于各應用時期的芯片設計成本（部門：百萬美元）；來源：芯原股份招股說明書
限制二，大尺寸芯片的良率越來越低。
除了追求先進制程将晶體管密度提升外，另外一個方法就是把芯片做大，所謂大力出奇迹。然而這一樸素的方法也基本走到了盡頭。
仍然以英偉達的 AI 芯片為例。由于相較于傳統芯片，AI 芯片為了實現極限性能将面積做得更大，英偉達的 AI 裸芯片尺寸通常超過 800mm2，是普通手機主控芯片的數倍大；芯片太大帶來的直接問題就是生產的良率迅速降低。
業内有一個判别工藝制造良率的 Bose-Einstein 模型：良率 =1/ ( 1+ 芯片面積 * 缺陷密度 ) n。從這個公式不難看出，單芯片的面積越大，良率就會越低。
有人自然會說，良率低無所謂，多做幾個不就行了？這顯然是對工業化生產了解不夠，英偉達 AI 芯片現在單顆出售價在 1 萬美元以上，良率低帶來的損失誰都承受不起。
根據模型估算，150mm ² 的中大型芯片的良率約為 80%，而 700mm ² 以上的超大芯片，良率會暴跌至 30%。而且根據業内人士透露，由于光刻掩膜版的尺寸限制，其實單個芯片的面積一般不超過 800mm2，所以英偉達的 AI 芯片其實已經逼近面積上限。
當推動先進芯片進步的方法，都開始遭受前所未有的挑戰，行業勢必要尋找新的續命手段。
三、撞見未來，揭開先進封裝的神秘面紗
雖然封裝行業不如芯片設計和晶圓代工那麼引人注目，但得益于芯片種類的大發展，全球芯片封裝行業的規模也比較可觀，在 2022 年的市場規模超過了 800 億美元，是一個很難被忽視的行業，只不過一直被貼上周期的标籤。
回歸到產業，半導體封裝是半導體制造工藝的後道工序，本身是為了更好地讓芯片和其他電子元器件實現電氣連接；曾有業内人士做過一個形象的比喻，芯片就相當于大腦皮層，而封裝就像大腦的顱骨；所以在半導體的歷史長河中，封裝都是配角的存在，市場關注度并不高。只是先進封裝讓封裝行業第一次走到了台前。
另外一個層面，封裝行業的技術發展也并不慢，不是所謂的 " 純周期 " 行業。
過去 70 年，封裝行業至少經歷了四次大的技術變革。尤其是從 2010s 開始，行業逐漸進入到先進封裝的新發展階段（2010 年，蔣尚義先生提出通過半導體公司連接多顆芯片的方法，區别于傳統封裝，定義為先進封裝）。自此之後，新的概念也開始層出不窮，比如有 FC、SiP、2.5D 封裝、3D 封裝、FO、RDL、TSV 等等。
當然，這也使得 2023 年學習先進封裝的研究者，一下子撲面而來眾多陌生的詞匯，着實有些招架不住。
圖：封裝技術發展歷史
先進封裝的理解其實并不復雜。順着之前講的思路，既然單純的擴大單一芯片面積和縮小制程變得愈發不可行了，那能不能把原本應該超大的單一芯片，拆成不同的功能模塊，然後都在某種制程下做成性能優異的小芯片，最後再把這些小芯片拼在一起組成一顆 " 大芯片 "，實現 " 三個臭皮匠頂個諸葛亮 " 的效果。
這就是先進封裝最底層的原理，用化整為零的方法大幅降低難度。如果都用相同的材料做不同的芯片，然後再将各個芯片封裝到一起，這種在業内就被稱為異構集成；如果甚至有些芯片，都是用不同的材料制造，然後封裝到一起，這種在業内被稱為異質集成。
為了實現以上想法，產業靠開發新的工藝，将這種設想變成現實，比如實現矽片之間連接的 TSV 技術（Through Silicon Via，矽通孔技術）、RDL（重布線技術）。
以 3D 封裝為例，對于上下堆疊是同一種芯片，通常 TSV 就可以直接完成電氣互聯功能了，而堆疊上下如果是不同類型芯片，則需要通過 RDL 重布線層将上下層芯片的 IO 進行對準，從而完成電氣互聯。
仍然回到英偉達的 AI 芯片，作為先進封裝的代表方案，CoWoS 雖然是 10 年前台積電聯合賽靈思開發的，但是最終在英偉達的 AI 芯片上被發揚光大。
NVDIA 當前主力產品 A 和 H 系列，都是采用了台積電 CoWoS 2.5D 封裝，以 A100 為例，其中的主芯片 A100 為單芯片架構采用 7nm 制程，然後配備了海力士的 HBM，而這兩個最重要的芯片之間，正是通過 CoWoS 的方式實現高速互聯。
圖：台積電給英偉達提供的 CoWoS 封裝方案。
所以說，以前產業還對先進封裝将信将疑（封裝廠并未大量投資，而晶圓廠台積電卻異軍突起），而英偉達熱賣的 AI 芯片，正式宣告先進封裝正在成為半導體的勝負手。
產業龍頭玩家也意識到，先進封裝在摩爾定律逼近物理極限的當下，将發揮越來越重要的作用，因此緊急地在先進封裝上追趕。
比如牙膏廠英特爾，重點布局的有兩種先進封裝方案：
1）2.5D 封裝 EMIB，主打低成本；
2）Foveros3D face-to-face 芯片堆疊封裝工藝，主打高性能。據報道，英特爾今年計劃推出的 14 代 CPU Meteor Lake，将首次引入 Tile 這種類 Chiplet 設計，集成 CPU、GPU、IO 和 SoC 四個獨立模塊，并采用 Foveros 封裝技術。
三星目前先進封裝的方案有四種，包括 I-Cube、X-Cube、R-Cube、H-Cube。技術原理上大同小異，也就不展開細聊了。
抛開技術細節不談，其實不同廠商的先進封裝都與台積電類似，只不過為了區分和避免專利糾紛，做了一定程度的規避。名字不同沒啥本質區别，更為關鍵的是，巨頭們在開始認識到先進封裝的重要性後，選擇了打不過就加入。
根據民生證券的總結，我們可以看到，以後靠先進封裝的產品，将滲透到伺服器、手機、AI、可穿戴還有圖形顯示中去，基本涉及生活的方方面面，重要性與日俱增。
圖：全球先進封裝代表性解決方案；資料來源：民生證券。
四、多一重意義，對國内產業鏈意味着什麼？
大家自然要問，對于這麼重要的一個趨勢，我們國内做得又怎麼樣？
首先要厘清一個潛在的思維誤區，雖然國内的半導體行業發展是滞後的，但是封裝產業鏈由于技術壁壘相對低、發展相對早，因此全球競争力還是可圈可點的。
根據數據統計，在全球前十大封裝公司中，中國大陸占到了 3 家，中國台灣占 5 家，美國為 1 家。其中，長電科技、通富微電和華天科技，被稱為國内封測 3 巨頭，均位列全球前十。而且這 3 家封裝廠，業務布局非常全球化，海外收入占比均超過 50%，以其中通富微電為例，AMD 的大部分封裝都由通富微電來完成。所以說國產的封裝廠具備全球化的競争力，也毫不為過。
圖：全球主要封測廠排名；資料來源：國金證券。
不得不說，雖然封裝我們并未掉隊，但是先進封裝确實慢人一步。
還是拿數據來說話，在整個先進封裝領網域，日月光的份額達到 26%，其次是台積電和安靠，而國產排名最高的長電科技市場份額只有 8%；如果是進一步上升到最尖端的先進封裝，那國產的存在感就更弱了，可以作為佐證的是，英偉達所需的 CoWoS，中國大陸產業鏈存在感等于 0。
随着這波先進封裝的全球浪潮，國内的封裝廠也開始及時轉向。根據產業調研信息：
長電科技在 TSV-less、RDL 等技術方面有所布局，已經推出 XDFOI 技術方案，并實現國際客戶 4nm 節點 Chiplet 產品的量產出貨。
通富微電推出融合了 2.5D、3D、MCM-Chiplet 等技術的先進封裝平台—— VISionS，目前已經具備 7nm Chiplet 規模量產能力，并持續與 AMD 等龍頭廠商加強合作，估計在 AMD 即将量產的 MI300 中扮演重要的角色；
華天科技推出由 TSV、eSiFo、3D SiP 構成的最新先進封裝技術平台—— 3D Matrix。
抛開這些封裝廠，那先進封裝對國内半導體產業鏈，又有着什麼樣的意義？
先進封裝其實不僅是發展 AI 等芯片的必需工藝，更為國内實現突破卡脖子的重要 " 彎道 "。這是因為，先進封裝是實現 chiplet 技術的基石性工藝。
很多人将 chiplet 與先進封裝混淆，從定義上來說，chiplet，就是将大型單片芯片劃分為多個相同或者不同的小芯片，這些小芯片可以使用相同或者不同的工藝節點制造，再通過跨芯片互聯和封裝技術進行封裝級别集成，降低成本的同時獲得更高的集成度。
所以 chiplet 只是一種設計理念，而實現這種設計理念最重要的依賴工藝之一就是先進封裝。只不過這種理念，對于國產芯片的發展，意義更為重大。
在海外的封鎖下，如果僅靠國内產業鏈，我們芯片制程目前能夠做到的理論極限是 7nm 左右，這跟海外的 3nm 仍有二代以上的代差。進一步彌補代差就需要通過多顆小芯片的堆疊，這是可能能夠做出更高性能的產品的。
簡單來說，就是我們可以通過 chiplet 來實現封鎖突破，甚至是換道超車。
于行業發展規律而言，先進封裝正在日益成為半導體競争的勝負手，與先進制程一起成為先進芯片的必備工藝；于國產鏈而言，先進封裝是實現彎道超車的必由之路。疊加起來，國内發展先進封裝實則是更為緊迫的，當革命有了新的方向，同志們則更需努力。
本文來自微信公眾号：錦緞（ID：jinduan006），作者：知勇
