今天小編分享的科技經驗：SiC，全民“挖坑”，歡迎閱讀。
有目共睹，SiC 功率半導體這幾年的發展速度幾乎超出了所有人意料。其中，由于 SiC MOSFET 具有取代現有的矽超級結（SJ）晶體管和 IGBT 技術的潛力，受到了特别關注。
行業老對手和新玩家紛紛湧入，加倍下注這個新興市場。
實際上，SiC MOSFET 的發展歷史相當長遠，全球 SiC 產業龍頭 Wolfspeed 的前身 Cree 公司的創始人之一 John Palmour 早在 1987 年就申請了一項涉及在 SiC 襯底上生成 MOS 電容器的結構，這項專利後來被視為促成 SiC MOSFET 誕生的關鍵。
不過，由于襯底良率、制造工藝等問題，直到 2010 年左右 SiC MOSFET 才正式實現商業化。
彼時，Cree 推出了市場上第一款 SiC MOSFET，采用平面栅結構的 CMF20120D（另有說法稱，2010 年羅姆率先推出了首款平面型 SiC MOSFET）。到了 2015 年，羅姆率先實現溝槽栅結構 SiC MOSFET 的量產，這種結構更能夠發揮 SiC 材料的特性，工藝更復雜。
經過近 10 年的發展，目前在 SiC MOSFET 的技術路線上，溝槽型 SiC MOSFET 正在被認為是更有優勢的技術路線和發展方向。
平面型 or 溝槽型？
在 SiC MOSFET 的技術路線之争上，一直有平面栅和溝槽栅兩種不同的結構類型。
平面栅和溝槽栅都是垂直導電型的 MOSFET，兩者在結構上面有相似之處，源極在頂層，漏極在底層，兩者的區别在栅極。
平面栅 SiC MOSFET 結構：是指栅極電極和源極電極在同一水平面上呈現 " 平面 " 分布，溝道與襯底平行。平面栅結構的特點是工藝簡單，單元的一致性較好，雪崩能量比較高。但是，平面栅 SiC MOSFET 器件由于 JFET 區的存在，輸入電容較大，從而增加通态電阻，降低了器件的電流能力。
溝槽型 SiC MOSFET 結構：是指栅極位于源極下方，在半導體材料中形成一個 " 溝槽 "，溝槽栅結構中的溝道和栅極是垂直于襯底的，這也是與平面栅結構的一個顯著區别。盡管其工藝復雜，單元一致性比平面結構差。但是，由于溝槽結構沒有 JFET 效應，具有更高的溝道密度，同時溝道所在 SiC 晶面具有較高的溝道遷移率，因此能夠實現更低的比導通電阻，能實現更大電流的導通和更寬的開關速度。
因此，新一代 SiC MOSFET 主要研究和采用這種結構。
SiC 功率 MOSFET 器件結構
相對而言，平面栅 SiC MOSFET 工藝復雜度沒那麼高，而且開發歷史比較長，國内外相關產品較早實現量產，并且在特拉斯、比亞迪等眾多車企帶動下，平面栅 SiC MOSFET 功率模塊自 2018 年就進入了主驅逆變器。
然而，在縮小芯片尺寸，從而提高產量的過程中，平面栅 SiC MOSFET 的橫向拓撲結構對其最終能夠縮小的程度造成了限制。
相比之下，溝槽型 SiC MOSFET 器件由于采用了溝槽栅極結構，具有以下突出優點：
導電溝道由橫向改為縱向，有效節約了器件面積，功率密度大幅提升；
溝槽結構幾乎消除了 JFET 區，使器件輸入電容大幅減小，提高了開關速度，降低了開關損耗；
JFET 區電阻也随之消除，器件 Rdson 可以更低電流能力得到進一步提升。
相較平面栅 SiC MOSFET 器件，溝槽型 SiC MOSFET 功率密度更大、開關速度更快、導通電阻及損耗更低，因而受到業内企業的高度關注。
通俗地說，溝槽栅 SiC MOSFET 可以理解為在平面的基礎上 " 挖坑 "，國際 SiC 廠商們正在通過溝槽栅來更好發揮 SiC 的潛力。不過雖說各家都在 " 挖坑 "，但是方式略微有所不同，放眼望去，有的廠商挖一個坑，有的挖兩個坑，還有的是斜着挖，各種技術結構層出不窮，百花齊放。
業内幾家溝槽栅 SiC MOSFET 示意圖
為此，SiC 芯片供應商們尤其是國際大廠都在發揮自家各自的本領，開始了對溝槽型 SiC MOSFET 的探索。
溝槽型 SiC MOSFET，多方出擊
在一眾 SiC 器件頭部供應商中，基本都已經開始向溝槽栅 MOSFET 進行布局。
羅姆和英飛凌是率先轉向溝槽 SiC MOSFET 的公司。據 Yole 報告顯示，溝槽 SiC MOSFET 陣營目前從原來的羅姆和英飛凌已經擴大到多家頭部大廠，例如住友電工、三菱電機、電裝、Qorvo（UnitedSiC）、ST、Wolfspeed、安森美半導體等等，都在從平面結構的 MOSFET 向溝槽結構轉型。
羅姆：雙溝槽結構
2015 年，羅姆開發并量產了世界首個溝槽結構的 SiC MOSFET，而且是雙溝槽的結構。截至目前，羅姆的溝槽型 SiC MOSFET 已經發展到了第四代，雙溝槽結構同時具有源極溝槽和栅極溝槽。
羅姆雙溝槽型 SiC MOSFET 結構（圖源：羅姆）
在一般的單溝槽結構中，電場集中在栅極溝槽的底部，因此長期可靠性一直是個問題。而羅姆開發的雙溝槽結構，在源區也設定了溝槽結構，緩和了栅極溝槽底部的電場集中，這種結構成功地降低了電場，防止了對栅極溝槽處的氧化層破壞，确保了長期可靠性，提高了器件性能。
據了解，在第 4 代 SiC MOSFET 中，羅姆進一步改進了雙溝槽結構，成功在改善短路耐受時間的前提下，使導通電阻比第三代產品又降低約 40%；同時通過大幅降低栅漏電容，成功地使開關損耗比相較第三代產品降低了約 50%。
第 4 代 SiC MOSFET 與第 3 代的導通電阻、開關損耗比較（圖源：羅姆）
羅姆預測，第 4 代 SiC MOSFET 從 2023 年起在其銷售構成中的占比逐漸增加，直至 2024-2025 年成為銷售主力。
與其他尚在挑戰首款量產溝槽栅產品的競争對手相比，羅姆已領先數個身位。按照其產品路線圖，預計 2025 年和 2028 年将推出的第 5 代和第 6 代產品的導通電阻将會分别再降低 30%。
羅姆的 SiC MOSFET 技術路線圖
英飛凌：半包溝槽結構
眾所周知，" 挖坑 " 是英飛凌的祖傳手藝。
在矽基產品時代，英飛凌的溝槽型 IGBT 和溝槽型的 MOSFET 就獨步天下。随着 SiC 時代的來臨，市面上大部分的 SiC MOSFET 都是平面型元胞，而英飛凌依然延續了溝槽結構的路線。
英飛凌半包溝槽 SiC MOSFET 結構示意圖
2017 年，英飛凌報道了采用半邊導通結構的溝槽型 SiC MOSFET 器件，在栅極溝槽的一邊形成導電溝道。從上圖看到，參雜毗鄰溝槽中的區網域是不對稱的，溝槽的左側壁包含了 MOS 溝道，它被對準到 a-plane 面，以實現最佳的溝道遷移率，溝槽底部的大部分被嵌入到溝槽底部下方的 p 型區網域中。
該結構可保護溝槽拐角不受電場峰值影響，提高器件可靠性，同時能進一步提升器件耐壓，使得開關控制良好，動态損耗非常低。特别是，該特性對于抑制使用半橋的拓撲中寄生導通引起的額外損耗至關重要。
英飛凌的 CoolSiC MOSFET 溝槽分立器件系列，采用英飛凌獨特的溝槽的方式，為其系統設計帶來了許多好處，包括高可靠性、效率提高、實現高開關頻率和高功率密度，降低系統復雜性和總系統成本。
英飛凌在 2016 年推出了第一代 CoolSiC 系列 SiC MOSFET，并在 2022 年更新了第二代產品，相比第一代增強了 25%~30% 的載電流能力。
產能方面，英飛凌目前主要通過特有的 " 冷切割 " 技術，減少晶錠切割過程中材料的浪費，未來可以在相同晶錠中獲得多一倍的碳化矽襯底來增加產能。另一方面，英飛凌去年宣布投資超過 20 億歐元，對位于馬來西亞的晶圓廠進行擴建，專門針對碳化矽晶圓進行擴產。
意法半導體：深挖平面潛力，布局溝槽
據 Yole 數據統計，全球碳化矽功率器件市場份額最高的廠商就是意法半導體（ST），同時憑借與特斯拉的合作，ST 的 SiC MOSFET 產品也是最早在電動汽車上被大規模應用的，自 Model3 車型開始，特斯拉就一直大規模采用 ST 供應的碳化矽模塊。
在芯片設計上，意法半導體持續深挖平面設計碳化矽 MOSFET 的技術潛力，2022 年推出了第 4 代平面栅 SiC MOSFET。相比上一代產品，第 4 代平面栅碳化矽的性能有所進步，包括導通電阻減少 15%，工作頻率增加一倍至 1MHz。
而之前規劃的溝槽栅產品則順延成為意法半導體的第 5 代 SiC MOSFET，目前應該在研發階段，預計 2025 年量產。
意法半導體 SiC MOSFET 路線圖（圖源：ST）
相比于平面型 SiC MOSFET，溝槽型 SiC MOSFET 可以具有較小的導通電阻，寄生電容較小的同時開關性能更強。
產能方面，ST 此前計劃在 2022 财年投入 21 億美元來擴大產能，包括擴建原有的 6 英寸碳化矽晶圓廠、2022 年投入運營的新加坡 6 英寸碳化矽晶圓廠。同時，2019 年 ST 收購的瑞典碳化矽襯底生產商 Norstel 也開始進行 8 英寸碳化矽材料的測試，預計會在 2025 年前後可以在新加坡 8 英寸產線中應用。
安森美半導體：溝槽型產品在即
2021 年第 3 季度，随着收購襯底供應商 GTAT 的通過，安森美搭建了從碳化矽晶錠、襯底、器件生產到模塊封裝的垂直整合模式。
雖然其中一些項目的技術實力與各領網域領先企業還有所差距，但其整體實力卻更為均衡：與襯底龍頭 Wolfspeed 相比，安森美的模塊封測和量產經驗略勝一籌；與器件設計實力超群的英飛凌相比，安森美又有來自 GTAT 碳化矽材料的加成。
從產品結構來看，安森美的第 1 代碳化矽 MOSFET 技術（M1）采用平面設計，耐壓等級為 1200V。之後從中衍生出 900V 和 750V 耐壓的規格，微觀結構也改為 Hex Cell 設計，這兩個改動相疊加使得碳化矽 MOSFET 的導通電阻降低了 35% 左右。目前安森美推出的大部分碳化矽產品均基于 M1 與其衍生出的 M2 平台。
目前最新的一代碳化矽技術（M3）仍然采用平面技術，但是改為受專利保護的 Strip Cell 設計，導通性能較上一代衍生版本再提高了 16%。這一代產品将逐漸成為公司的主力車規碳化矽平台，在電壓規格上覆蓋電動汽車主流的 400V 和 800V 平台。
據了解，安森美的下一代技術平台 M4 則會從平面結構更新為溝槽結構。與初代碳化矽技術相比，溝槽結構的 SiC MOSFET 在相同載電流的要求下可以減少相當的芯片面積。如果再加上 M4 平台可能采用 8 英寸晶圓生產，預期 M4 的成本較之前将顯著降低。
事實上，安森美在溝槽栅方面已經研究了很多年，也有很多樣品在進行内部測試，其認為唯一的問題在于，過早推出溝槽栅產品在可靠性方面還有一定的風險。所以安森美正在進行可靠性優化，提升溝槽栅的利用率。
同時，在提升可靠性方面，安森美也在對溝槽栅進行摸底，在标準測試的基礎上加一些認為有風險的測試點，力圖将風險搞清楚。
另外，從封裝角度講，安森美提供各種不同的封裝選項，還将推出下一代設計很強的封裝，通過封裝的不斷迭代來适配不同的需求。
三菱電機：獨特電場限制結構
2019 年，三菱電機也開發出了一種溝槽的 SiC MOSFET，為了解決溝槽型的栅極絕緣膜在高電壓下的斷裂問題，三菱電機基于在結構設計階段進行的先進模拟，開發了一種獨特的電場限制結構，将應用于栅絕緣薄膜的電場減小到常規平面型水平，使栅絕緣薄膜在高電壓下獲得更高的可靠性。
三菱電機的新型溝槽型 SiC MOSFET 結構示意圖（圖源：三菱電機）
三菱電機利用獨特的電場限制結構确保器件可靠性，通過注入鋁和氮來改變半導體層的電氣特性，從而保護栅極絕緣膜。
具體來看，在垂直溝槽方向注入鋁元素，使溝槽底部形成電場限制層，再通過其新技術斜向注入鋁，形成連接電場限制層和源極的側接地，并斜向注入氮元素，在局部形成更容易導電的高濃度摻雜層。電場限制層将施加在栅極絕緣膜上的電場降低到傳統平面結構水平，保證耐壓的同時，提高器件的可靠性。連接電場限制層和源極的側接地，實現了高速開關動作，減少開關損耗。
與平面結構相比，溝槽型器件 Cell pitch 更小，所以功率器件能排列更多的元胞。元胞高密度排列使得流動的電流變多，但各栅極之間的間隔太小就會導致路徑變窄，電流流動困難。将氮元素斜向注入，在局部形成更容易導電的高濃度摻雜層，使電流路徑上的電流變得容易傳輸，從而降低電流通路的電阻。與沒用高濃度層相比，電阻率降低了約 25%。
Wolfspeed：平面栅 SiC MOSFET 優勢未耗盡
作為一家在 SiC 行業中浸潤了超過 30 年的企業，Wolfspeed 及其前身 Cree 在 1991 年就推出了第一片量產碳化矽襯底。深厚的經驗積累和歷史沉澱讓 Wolfspeed 的碳化矽襯底性能和質量獨占鳌頭，就連意法半導體、英飛凌和安森美等同行業競争對手都不得不花費上億美元向其采購。因此，Wolfspeed 的碳化矽產品獲得了至關重要的先發優勢，成為了整個碳化矽行業的風向标。
在設計方面，Wolfspeed 的碳化矽 MOSFET 采用平面設計，目前處于第 3 代，涵蓋 650V 到 1200V 之間的多個電壓規格。與之前兩代產品相比，Gen3 平面 MOSFET 采用六邊形晶胞微觀設計，導通電阻較上一代 Strip Cell 減少了 16%。
Wolfspeed Gen3 SiC MOSFET 采用 Hex Cell 的平面技術（來源：Wolfspeed）
據了解，Wolfspeed 下一代產品将是溝槽栅設計，目前 Gen4 溝槽栅 MOSFET 仍在開發中，具體量產時間還沒有透露。
盡管也在布局溝槽結構，但從一開始就致力于碳化矽二極管和 MOSFET 開發的 Wolfspeed 認為，平面栅 SiC MOSFET 的技術優勢遠未耗盡。
Wolfspeed 聯合創始人 John Palmour 曾表示：" 因為溝槽 MOSFET 有更好的導通電阻，這是關鍵性能指标。只要我們在導通電阻方面遠遠領先溝槽 SiC MOSFET，我認為沒有理由改變這一點，何況我們還将繼續改進平面 SiC MOSFET。客戶不應該關心它是平面 MOSFET 還是溝槽 MOSFET，重要的是特定導通電阻。事實上，我們也不在乎哪種技術路線，我們只關注哪種設計能給客戶帶來最大的利益。"
簡而言之，平面結構還有深挖的空間，做好可靠性，也一樣有市場。
富士電機：全 SiC 溝槽 MOSFET
早在 2016 年，富士電機就開發了用于全 SiC 模塊的 1200V SiC 溝槽 MOSFET，實現了 3.5mΩcm2 的低比電阻，阈值電壓為 5V，同時保持用于打開和關閉電流的 " 通道 " 的高可靠性。
由此，與以前的平面結構相比，成功地将電阻率降低了 50% 以上。此外，富士電機還開發了一種采用獨特引腳連接結構的高電流密度專用 SiC 模塊，充分發揮了 SiC 器件的優點。富士電機已經使用該設備實現了 All-SiC 模塊。
日本住友：V 形溝槽
2016 年，住友公司研制出具有厚底部氧化層的 V 型溝槽 SiC MOSFET 器件樣品，進一步提高了器件的栅氧可靠性和阈值穩定性。
住友電工的 SiC VMOSFET 橫截面圖（圖源：住友電工）
住友電工利用獨特的晶面新開發了 V 形槽溝槽 MOSFET。V-MOSFET 具有高效率、高阻斷電壓、惡劣環境下的高穩定性等優越特性，實現了大電流（單芯片 200A），适用于 EV 和 HEV。此外，住友電工正在與國家先進工業科學技術研究所合作開發具有世界最低導通電阻的下一代 V-MOSFET。
日本電裝：U 形溝槽
2023 年 3 月，電裝（DENSO）宣布已開發出首款采用 SiC 半導體的逆變器。
其中，電裝獨特的溝槽型 MOS 結構采用其專利電場緩和技術的溝槽栅極半導體器件，提高了每個芯片的輸出，因為它們減少了由發熱引起的功率損耗，獨特的結構實現了高電壓和低導通電阻操作。
電裝的溝槽栅結構（圖源：電裝）
有資料顯示，電裝類似于住友的溝槽結構，只是改為了 U 形溝槽。
圖源：松哥電源
Qovor：高密度溝槽 SiC JFET 結構
Qorvo 的 SiC 技術主要來源于 2021 年收購的 UnitedSiC，如今 SiC 也是 Qorvo 未來發展的重中之重。
據了解，不同于傳統的 SiC MOSFET 設計，Qorvo 另辟新徑，其 SiC MOSFET 采用了高密度溝槽 SiC JFET 結構，SiC MOSFET 中的溝道電阻 Rchannel 被 SiC FET 中低壓矽 MOSFET 的電阻所取代，後者的反轉層電子遷移率要好得多，實現了超低部門面積導通電阻，因此損耗也更低。該結構與低電壓 Si MOSFET 共同封裝，SiC FET 的晶粒面積也相對較小。
SiC MOSFET（左）和 Qorvo 的 SiC FET（右）架構對比（圖源：Qorvo）
Qorvo 擴充了其 1200V 產品系列，将其突破性的第四代 SiC FET 技術推廣到電壓更高的應用中，產品規格從 23mΩ~70mΩ，瞄準 800V 電動汽車車載充電器（OBC）和直流轉換器等應用市場。
瑞薩電子：變異雙級溝槽 MOSFET
據了解，瑞薩電子在 2023 年剛申請了專利，準備研究碳化矽溝槽結構，簡稱 " 周期性連接，變異雙級溝槽 MOSFET"。
圖源：碳化矽芯片學習筆記
寫在最後
總而言之，提高 SiC MOSFET 性能的幾個重要指标，包括更小的元胞間距、更低的比導通阻、更低的開關損耗、更好的栅氧保護，幾乎都指向了溝槽栅結構。
從行業整體來看，目前量產溝槽型 SiC MOSFET 的主要是歐美日等國際 SiC 廠商。從國際廠商的布局來看，溝槽栅 SiC MOSFET 會是未來更具競争力的方案。
從 2015 年第一款量產溝槽栅 SiC MOSFET 產品推出到現在過去了近 9 年時間，眾多企業都在開發溝槽栅產品，但目前市面上能夠推出量產產品的廠商并不算多。
當然，設計、制造高性能的溝槽栅 SiC MOSFET 也是國内 SiC 功率器件發展的當務之急，部分企業已将研究的重心轉移至溝槽栅 SiC MOSFET。但需要注意的是，國際 SiC 巨頭在 SiC MOSFET 領網域布局多年，積累了不少專利。溝槽結構的高專利壁壘也是國產廠商要邁過去的坎兒。
根據 " 碳化矽芯片學習筆記 " 作者的說法：" 溝槽 SiC MOSFET 成套工藝及結構 IP，是未來十年碳化矽競争的入場券！" 在目前整體 SiC 市場持續高速增長的時期，提前布局合适的技術路線，才有機會在未來新的應用市場上占得先機。
